作者: Amit Kumbasi
在我之前的SAR ADC输入注意事项的那一篇博文中，我介绍了针对逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的不同数据类型：单端、伪差分和全差分输入。
在选择一个SAR ADC时所考虑的某些关键技术规格包括分辨率、通道数量、采样率、电源范围、功耗、数字接口和时钟速度。但是诸如信噪比 (SNR) 和总谐波失真 (THD) 的噪声和AC参数是怎样的呢？这些参数会影响总体系统性能，并因此影响到SAR输入类型的选择。
噪声影响
单端输入：这些SAR只需要一条导线/电缆和一个单输入驱动器，如果有的话，连接至电源。需要注意的是，这些ADC测量相对于SAR自身接地的输入信号。虽然这是最简单的配置，信号接地和SAR接地之间的误差将影响准确度。此外，从电源和接地耦合到内部采样电容器的噪声将影响转换准确度，这是因为共模抑制 (CMRR) 很糟糕，可以忽略不计。
差分输入（伪差分和全差分）：虽然这种输入需要一条额外的导线…
在这一系列上两篇帖子中，我谈到了3线模拟输出的演进以及如何保护3线模拟输出。在这篇帖子中，我们将用一些解决几个特定应用问题的解决方案来完成3线制模拟输出的讨论。
工业应用领域的一个不断增长的趋势是让模拟输出模块提供单个端子块上的电压和电源输出。这样做为制造商节省了昂贵的接头和电缆连接费用。此外，他还增加了单模拟输出模块在几乎任何需要模拟输出的应用中的使用灵活性。
上方图1中的全集成方法使用DAC8760，其中VOUT和IOUT端子被直接互连并连接到输出端子。
当电压输出被启用而电流输出被禁用时，IOUT端子进入高阻抗状态。由于IOUT引脚处于高阻抗，输出电流的绝大部分将流入负载，从而使电压输出表现为数据表中的额定值。
然而，当电流输出被启用，而电压输出被禁用时，电压输出缓冲器 (A3) 暂停工作，而开关S1和S2打开。这使得输出电流在负载高端上产生的电压电势高于VREF之前按照数据表中的额定值执行。当这一情况发生时，二极管D1被正向偏置…
作者: Lokesh Ghulyani
一个逐次逼近寄存器 (SAR) 模数转换器 (ADC) 通常需要一个驱动器来驱动其模拟输入，以获得所需的精度效果。但是在较低数据吞吐量和较低分辨率应用中，你也许不需要驱动器。让我们来看一看SAR ADC的采样过程和模拟输入结构来了解驱动器的要求。
SAR ADC的模拟输入是一个采样开关、一个电阻器和采样电容器的组合。图1显示针对一个SAR ADC的模拟输入结构。
图1
采样开关在一定的时间周期tACQ（采集时间）内关闭以获得输入信号，并在转换过程期间打开。采样相位期间，通过在模拟输入源和采样电容器之间传递电荷将采样电容器充电至输入电压。对于分辨率为N位的ADC，在采集时间内，采样电容器上的电压应该稳定在 (VIN ± ½ LSB) 范围内。
在这里：
在将一个运算放大器设计成为全新应用时经常被问到的两个问题是：
应该在目标电路中评估运算放大器的最大功率。我们假定放大器运行的第一种情况是这样的。我们将最低负载电阻RL加载到输出上，正如OPA 316电气特性表中所列出的那样。这个表格中列出的值为2 kΩ（红色椭圆中的值）。
当VS 和 IQ为最大值，并且输出被偏置到Vs+电源电压一半的dc电平时，将出现最大功率耗散。图2显示出OPA316被配置为单电源，非反向放大器。其输出正在驱动一个对地为2 kΩ的等效负载，此负载由RL与RF和RI串联形成的电阻并联而成。此非反向输入由一个+1.375Vdc电源驱动，由于有2倍增益，这个值在输出上表现为2.75V。OPA316的输出晶体管中的一个使电流流经对地为2kΩ等效负载电阻…
在设计一个高性能数据采集系统时，勤奋的工程师仔细选择一款高精度ADC，以及模拟前端调节电路所需的其他组件。在几个星期的设计工作之后，执行仿真并优化电路原理图，为了赶工期，设计人员迅速地将电路板布局布线组合在一起。一个星期之后，第一个原型电路板被测试。出乎预料，电路板性能与预期的不一样。
这种情景在你身上发生过吗？
最优PCB布局布线对于使ADC达到预期的性能十分重要。当设计包含混合信号器件的电路时，你应该始终从良好的接地安排入手，并且使用最佳组件放置位置和信号路由走线将设计分为模拟、数字和电源部分。
参考路径是ADC布局布线中最关键的，这是因为所有转换都是基准电压的一个函数。在传统逐次逼近寄存器 (SAR) ADC架构中，参考路径也是最敏感的，其原因是基准引脚上会有一个到基准源的动态负载。
由于基准电压在每次转换期间被数次采样，高电流瞬变出现在这个终端上，其中的ADC内部电容器阵列在这个位置位时被开启和充电…
在我的上一篇帖子中，我谈到了集成技术是如何简化3线制模拟输出设计的。在这篇帖子中，我将为你展示一种方法来保护这些设计不受危险工业瞬变（会导致电气过应力）影响。
让我们从几个示例开始。在这些示例中，我们试着保护系统不受以下情况的影响：
你在保护模拟输出时所需要应对的瞬变情况与其生成的低压 (<24V) 和低频 (<10kHz) 信号十分不同。工业瞬变是高电压，高达15kV，和高频，通常情况下持续时间少于100ns。你的电路应该利用这些差异来提供保护，同时又不干扰模拟输出的信号完整性。
图1.衰减和转向概述
衰减和转向可被用来充分利用工业瞬变的高频和高压组件…
你是否曾经想过为什么一个传统3运放(3-op amp)仪表放大器的偏移电压会随着增益的变化而变化？图1摘自INA333数据表。此数据表显示了偏移电压对器件增益依存关系的一个示例。今天，我们来看看是如何确定这个等式的。
图1：INA333偏移电压技术规格
传统3运放仪表放大器具有两个级。输入级由两个缓冲（或放大）差分输入信号的非反向放大器组成。输出级由一个将差分信号转换为单端输出的差分放大器组成。他还提供将基准电压添加到输出的功能。图2显示了一个传统3运放的拓扑结构。
图2：传统3运放仪表放大器
假设GDA and GIS是分别与差分放大器和输入级相关的增益，方程式1是图2中电路的普通传递函数（假设R2=R4并且R1=R3）。
仪表放大器中每一个运放均有一个输入偏移电压。与A1和A2相关的偏移电压根据RF和RG
…噪声和失真是工程师在设计高精度模拟系统常见的两个令人挠头的问题。但是，当我们查看一个运算放大器数据表中的总谐波失真和噪声 (THD+N) 数值时，也许不能立即搞清楚哪一个才是你要应对的敌人：噪声还是失真？
“噪声”描述的是由放大器产生的随机电信号。“失真”是指由放大器引入的有害谐波。谐波是频率为输入信号频率整数倍的信号。总谐波失真和噪声技术规格通过比较失真谐波的电平 (Vi) 和RMS噪声电压 (Vn) 与输入信号的电平 (Vf) 来量化这些因素，使用的方程式如下：
在OPA316的数据表中，这条曲线显示了针对多个配置和输出负载，在频率范围内测得的THD+N。不幸的是，我们无法立即知道噪声或失真谐波是否对THD+N有更大的影响。要深入探究这一点，我们可以计算噪声对测量结果产生的影响…
很多典型控制系统应用的目标是根据输入控制变量的状态来影响控制操作。其中的一些变量包括位置、速度、角度、水平、温度和压力。
对于这些控制变量中的每一个，你也许需要针对“精确的”测量、“准确的”控制操作和/或快速“响应时间”来优化设计。在这个系列博文中，我们将讨论SAR DAC响应时间和几种实现设计最佳效果的方法。
当我们考虑模拟电子元器件时：
但是，让我们将注意力放到如何优化系统响应时间 (tRESP) 上来。其中一个比较有效的方法是在设计中的不同“非实时”块上…
当需要SAR ADC的响应时间为1µs时 (tRESP-ADC = 1µs)，很多工程师会寻找数据吞吐量为1Msps (tTHROUGHPUT = 1us) 的SAR ADC。事实上，这两个参数是不一样的。为了说明他们之间的差异，我们来看看下面的类比：
你是一位主要零售公司的市场营销经理。为了大大增加用户基础，你所在的这家公司打算启动一个全新的电子零售业务。为了启动这个业务，你确定了电子零售流程的3个基本步骤：
你监督指导两个团队，团队A和团队B，来设计电子零售门户网站。为了保持高质服务并且最大限度地提高利润，你为两个团队设定了以下目标：
一旦两个队伍准备就绪，你发布每个队伍的“测试”版本，并调查使用反馈。调查结果显示如下…
在第一篇ADC精度帖子中，我们确定了模数转换器 (ADC) 的分辨率和精度间的差异。现在我们深入研究一下对ADC总精度产生影响的因素，通常是指总不可调整误差 (TUE)。
曾经想到过ADC的TUE技术规格中的“总”代表什么吗？他是不是简单到将ADC数据表的所有DC误差技术规格（即偏移电压，增益误差，INL）相加，还是要更复杂一些？事实上，TUE是总系统误差相对于ADC工作输入范围的比率。
更确切地说，TUE是单位为最低有效位 (LSB) 的DC误差技术规格。最低有效位 (LSB) 代表ADC的实际和理想传递函数之间的最大偏离。这个技术规格假定未执行系统级校准。在概念上，TUE是ADC运行方式中以下非理想类型数值的组合：
图1. A…
作者: Vinay Agarwal
在与使用模数转换器 (ADC) 的系统设计人员进行交谈时，我最常听到的一个问题就是：
“你的16位ADC的精度也是16位的吗？”
这个问题的答案取决于对分辨率和精度概念的基本理解。尽管是两个完全不同的概念，这两个数据项经常被搞混和交换使用。
今天的博文详述了这两个概念间的差异。我们将在一系列帖子中深入研究造成ADC不准确的主要原因。
ADC的分辨率被定义为输入信号值的最小变化，这个最小数值变化会改变数字输出值的一个数值。对于一个理想ADC来说，传递函数是一个步宽等于分辨率的阶梯。然而，在具有较高分辨率的系统中（≥16位），传输函数的响应将相对于理想响应有一个较大的偏离。这是因为ADC以及驱动器电路导致的噪声会降低ADC的分辨率。
此外，如果DC电压被施加到理想ADC的输入上并且执行多个转换的话，数字输出应该始终为同样的代码（由图1中的黑点表示）。现实中…
Kunal Gandhi /Pahul Rrakash
对于工程师来说，最令他们担心和紧张的时刻也许就是他们的设计从制造厂返回、准备进行测试的时候。虽然在实验室中首次看到我们的概念或者设计作品时令人很激动，但是有时我们也必须接受重大失败的现实。
在这篇博客中，我们将重点讲述系统性能预测及如何避免设计失败。可立即映入我脑海中能避免这些失败的术语就是“仿真”。当前，除了数模转换器 (DAC) 之外，用户可以在SPICE仿真工具中建模并仿真模拟信号链组件中的绝大多数组件。借助于针对高精度DAC的SPICE模型，在实现实际硬件前，电路板工程师不再需要完全依赖于手算结果。
我们可提供两款不同的SPICE模型。其中的一个使用简单的n位宽并行接口，如图1中所示，此模型与所有TINA-TI版本器件兼容。而另外一款模型使用一个串行SPI接口，如图2中所示，他与工业用TINA-TI器件兼容。两款不同的模型包括针对DAC和输出放大器的重要直流特性…
TINA-TI 系列文章的本期内容主要针对第 1 部分读者所提出的需求。本文我们将了解如何生成：
时变源：
在实践过程中，标准波形（即方波与三角波等）可能无法满足您的仿真需求，您需要生成类似于您系统中所出现情况的真实激励波形，用以验证工作台表现或者预测构建前的性能。对于这些情况，TINA-TI 可提供能够创建瞬态或重复波形的分段线性源。
创建分段线性源的关键是，先将时间（x 轴）和电压或电流（y 轴）输入统计表格（x、y），然后将其插入 TINA-TI 源信息对话框。剩下的工作 TINA-TI 就可完成（见图 1）。
图 1：输入可定义时变波形的源（VG 或 IG）信息
定义一个完整的 x-y 周期后，您甚至还可以让波形重复（见图 2）！
图 2：加入简单的文本命令可使波形重复
就像您看到的那样，生成单脉冲或部分波形非常容易。
…作者: Richard Zarr
如果您在通信行业工作，那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能，而且还可在高速数字系统中产生误码。凭直觉判断，给时钟增加噪声会增大系统其它部分的噪声。因此我总是试图通过选择可带来最小附加抖动的组件来最大限度地降低总体抖动。顾名思义，附加抖动就是由位于时钟源（例如合成器或振荡器）与被计时器件之间的组件所增加的噪声。该附加噪声可增大时钟的不确定性，导致抖动增加。
在实际系统中，一个时钟源要驱动多个器件，因此可使用时钟缓冲器（通常称为扇出缓冲器）来复制信号源，提供更高的激励电平。
LMK00304 扇出缓冲器就是一个很好的例子。时钟缓冲器产生的附加抖动主要影响时钟的宽频带噪声。它可使用图 2 中所示的方根公式进行计算。
图 2. 时钟扇出缓冲器的级联为驱动器件带来的附加抖动
附加抖动的计算方法是：使用信号源 (…
十多年前，半导体设计与应用工程师在有了可行 CMOS 硅芯片时高兴得相互击掌庆祝，因为它可在 80% 的良率下实现 100uV 以下的放大器输入失调电压。当时，Allen Bradley、John Deere、Rockwell Automation 以及 Siemens 等工业领域巨头都考虑将 CMOS 放大器作为较低成本的平台，但它们很少将其用于实现高性能。
尽管双极性技术依然盛行，但新型 CMOS 放大器正在以先进的设计技巧、高级的微调方法以及提高的良率逐渐打破工艺局限性。
以往，双极性器件在需要高精度的应用领域一直处于工程师的“首选”项。这些器件可实现低于 1uV/ºC 的失调漂移，而 CMOS 的输入级则提供高达 5uV/ºC 的失调漂移。
在 CMOS 输入运算放大器中实现极低失调的挑战在于阀值电压之间的差异（输入差分对）以及栅…
作者：Amit Kumbasi
您是否知道输入信号可能会影响为应用选择最佳逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的方式？
在我们听到“输入”两个字时，脑海里会立即浮现频率、幅值、正弦波以及锯齿波等几件事。所有这些都是优化信号调节时需要考虑的相关问题。
但是，很多人不会预先考虑的一件事是 SAR ADC 的实际输入类型。在本博客中，我将重点介绍三种 SAR 输入（单端、伪差分与差分输入）以及如何将其使用在应用中。在以后的博客中，我还将讨论性能差异以及获得最优输入性能所必须考虑的一些重要实际注意事项。
单端输入 SAR ADC
单端输入是这三种输入类型中最简单的一种，因为 ADC 只有一个输入。只要馈送信号在输入引脚指定的范围内，SAR 就会针对 SAR 接地对输入进行数字化（见图 1）。
图 1：单端转换实例
尽管大部分单端 SAR ADC 都可处理单极性信号，但一部分可用于处理幅值…
作者：Kevin Duke
图 1
图 1 是 3 线模拟输出模块图。该模块使用双通道 DAC8562 数模转换器 (DAC) 驱动支持高电压、36V OPA192 运算放大器的电压与电流输出级。
电流输出是一个双级、高侧、电压至电流转换器。由放大器 A2、MOSFET Q2 和检测电阻器 RB 组成的第二级电路可为负载提供输出电流。A2 可在反相输入节点上感测整个 RB 上的压降，从而可通过负反馈调节输出电流。这样可确保其等于应用在非反相输入端的电压。
如果单独使用该级，高侧电源上的噪声或其它开关瞬态将直接对输出产生噪声。这是因为在 A2 非反相输入端的电压不会与高侧电压成比例变化。
要避免这个问题，应在设计中加入第一级，创建可增强系统对高侧电源噪声抗扰度的电流反射镜。第一级使用放大器 A1、MOSFET Q1 和电阻 RSET 创建电流汲极。
在本方框图中，A1 采用负反馈驱动 Q1 的栅极。这样可调节通过 Q1 的电流，使在…
作者：Richard Zarr
你们中很多从事高速信号工作的人可能都知道，物理现象并不是我们的朋友，尤其是在试图通过FR-4等较低成本电路板材料进行设计时更是如此。在以10Gbps或更高速率传输数据时，介电损耗、集肤效应以及传输线路损伤（诸如连接器与接地层堆叠差异等）等各种现象都可能影响通道性能。所有这些都会增加通道抖动，最终降低比特误码率(BER)。
幸好有几种解决这些问题的诀窍。例如，使用有源器件能改善信号传输（改善振幅和预加重或去加重），或在接收端均衡通道。两种方法都有优点，结合使用可解决通道损耗以及各种损伤问题。
在事情因为不确定抖动而真的变糟糕时，您需要使用重定时器（经常称重计时器）来重新采样数据，产生一个新的清洁数据流。这些器件可显著提高信号质量，而且经常用在抖动规范极为严格的光模块之前。除非距离信号源只有一英寸，否则很可能需要采用一个重定时器。
重定时器实例包括DS100RT410等器件，其整合有重定时器、接收均衡器以及去加重驱动器…
欢迎阅读《获得连接》系列博客！在上篇《获得连接》博客《解密串行解串器》一文中，我们探讨了如何通过串行解串器器件实现并行数据的串行解串。本文我们将探讨串行解串器如何构成另一种称为物理层器件 (PHY) 的较小器件。
什么是 PHY？
数据链路层与物理介质之间的电气连接通常由 PHY 构成，数据将通过它传输。下图 1 是开放式系统互联 (OSI) 模型的一部分。OSI 模型是通信系统内部功能的概念模型。在该模型中，介质接入控制 (MAC) 通过介质独立接口 (MII) 连接 PHY。PHY 将包含一个物理编码子层 (PCS)、一个物理介质附加 (PMA) 层和一个物理介质相关 (PMD) 层。在较新版本的 IEEE802.3 标准中，新增了自动协商机制、链路训练以及正向纠错 (FEC) 等更多特性，但这些在每种 PHY 器件中都不需要。
图 1：开放式系统互联 (OSI) 模…
作者：RE
现在的位置传感技术不仅非常可靠、成本低，而且易于实施。它需要什么呢？一个 3 引脚器件和一块小型磁性材料！
应用
霍尔效应传感技术无处不在：
物理特性
基本物理特性极具吸引力，而且值得庆幸的是，即便没有高深的电磁专业知识也能理解。无论什么时候电流流过导体，垂直方向都会产生磁场，这样会在第 3 个垂直方向的整个导体上形成很小的电压。这就是霍尔效应。产生电压的原因是磁场对电流中移动的电子施加了洛伦兹力，导致电子在一边积累。这种电子的不平均分布实际上是微伏电压，它必须放大才能使用。
模拟霍尔传感器
德州仪器 (TI) 的 D…
作者：Kevin Duke
去年，我同事 Tony Calabria 和我发表了 DAC 基础知识系列博客。在该系列文章中，我们探讨了高精度数模转换器 (DAC) 的静态及动态规范、高精度 DAC 架构以及 DC 误差计算。
今年在该系列中，我们将继续发表文章，发表基于应用的 DAC 基础知识后续文章。我们将首先发表针对工业控制应用的“迷你系列”博客文章。
作为该系列的开篇文章，我今天首先介绍 DAC 可用于工业控制系统方面的内容。此外，我还将探讨双线与三线／四线系统之间的区别。
在工业控制应用中，DAC 最常用于针对可编程逻辑控制器 (PLC)（上图左侧）或传感器发送器（也叫现场发送器）（上图右侧）使用的模拟输出。
在这两种情况下，DAC 都可用来提供电压输出或电流输出。电流输出最普遍，大概占 75%。
电压输出一般为四个范围中的一种：0~5V、0~10V、+/-5V 以及 +/-10V，但也有一些需要超范围输出的特例…
您可能知道，有效位数 (ENOB) 和有效分辨率都是与 ADC 分辨率有关的参数。理解它们的区别并确定哪个更具相关性，是令 ADC 用户与应用工程师等极为困惑的问题，经常因此发生争论。
您认为哪个更重要？
ADC 的分辨率位数 (N) 可决定 ADC 的动态范围 (DR)，其代表 ADC 可测量的输入信号等级范围，通常以 [dB] 为单位。DR 可定义为：
请注意，由于信号在给定时间视窗内的 RMS 幅值取决于信号幅值在该时间视窗内如何变化，因此 ADC 的 DR 变化取决于输入信号特征。对于其满量程范围 (FSR) 内的恒定 DC 输入而言，理想的 N 位 ADC 可分别测量 FSR 和 FSR/2N 的最大及最小 RMS 幅值。因此，ADC 的 DR 为：
同理，对于幅值随 ADC FSR 变化而变化的正弦波信号输入而言，理想的 N 位 ADC 可测量 (FSR/2)…
作者：Kevin Duke 德州仪器
今天，我们将介绍两种相关的动态参数 — 压摆率与建立时间。如欲了解更多有关静态和动态参数的不同之处，敬请参阅本文。
什么是压摆率？
TI退休员工模拟专家 Bruce Trump 在《The Signal》上最后发表的一篇博客文章中很好地对压摆率进行了总结，将其描述成运算放大器的速度极限。DAC压摆率参数与运算放大器的压摆率参数成 1:1 关系。
在基本情况下，当输入电压发生明显变化时(例如当新的 DAC 代码被锁存在距离当前代码有几个代码的位置)，这时输出放大器将开始摆动，即以最快的速度增大输出电压。输出放大器保持这种状态直到接近预期值为止，同时输出开始在指定的误差频带范围内趋于稳定。
产品说明书规范介绍了 DAC 出现摆动时在其输出端可以看到的最大变化率，通常是每秒几微伏。
注意：该图并非根据真实器件按比例绘制，而是经放大后显示的各个区域
什么是建立时…
作者：Ken C
在上篇博客《理解JESD204B协议》中，我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要，它们是：代码组同步 (CGS)、初始信道对齐序列 (ILAS) 和用户数据。今天我将探讨在 TX 与 RX 之间必然会出现的信号发送技术，完成构建有效链路所需的必要步骤。
假设您已经在 TX 与 RX 之间建立了所需的电气连接，如图 1 所示。请注意图中箭头表示信号方向。
图 1 — JESD204B TX 至 RX 链路的信号连接
从 TX (tx_dataout) 到 RX 的信号是包含数据链路的串行解串器信道信号。这些信号不需要偏移对齐。从 RX 回到 TX 的信号是 SYNCn 请求信号。
时钟芯片通常是 LMK04828 超低抖动合成器与抖动清除器，可为 txlink_clk 和 rxlink_clk 提供一个器件时钟…
模拟
汽车
DLP® 技术
嵌入式处理
工业
电源管理
