TLV320ADC5120: TLV320ADC5120输出数据出错

yi ouyang

Prodigy 10 points

Part Number: TLV320ADC5120

TI工程师，你们好。我使用TLV320ADC5120时，SDOUT输出数据很奇怪，数据不稳定，并且应该也不是我想要的数据。我使用的是模拟输入，把输入端都接到地的情况下，用逻辑分析仪采到的输入如下：

1 个月前

0 Vivian Gao 1 个月前

TI__Mastermind 43760 points

参考下方两个链接进行排查。

1）(+) TLV320ADC5120: 使用I2C配置后，BCLK和FSYNC有波形，SDOUT无输出，DEV_STS状态寄存器指示ADC channel power down - 音频论坛 - 音频 - E2E 设计支持

2）使用 TLV320ADCx120 和 PCMx120-Q1 中的语音活动检测器 (VAD) (Rev. A)

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

那两个链接我排查过了，我没有使用VAD，并且在power up的时候将其关闭了，之后我改为使用ADC作为ASI总线上的主机时，还是会出现数据错误的情况，总是会有通道突然变化

0 Vivian Gao 1 个月前回复 yi ouyang

TI__Mastermind 43760 points

详细说一下硬件是怎么接的，软件是怎么配置的

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

我现在使用的是ADC的主机模式，MCU产生的12MHZ时钟通过GPIO1输入给TLV320ADC5120，ADC的ASI的三个线我都直接接到逻辑分析仪上了，I2C配置接口都是正常的，写入的数据再读取出来都能对应得上，寄存器配置情况如下

#define REGnum_NeedInit 13

const u8 Reg_inti_Table[REGnum_NeedInit][2] = {

[0] = {[0] = SLEEP_CFG_ADDRESS,[1]=0x81},

[1] = {[0] = ASI_CFG0_ADDRESS,[1]=0xB0},

[2] = {[0] = ASI_CH1_ADDRESS,[1]=0x00},

[3] = {[0] = ASI_CH2_ADDRESS,[1]=0x20},

[4] = {[0] = GPIO_CFG0,[1]=0xA0},

[5] = {[0] = MST_CFG0,[1]=0x80},

[6] = {[0] = MST_CFG1,[1]=0x04},

[7] = {[0] = CH1_CFG0_ADDRESS,[1]=0xA8},

[8] = {[0] = CH1_CFG1_ADDRESS,[1]=0x00},

[9] = {[0] = CH2_CFG0_ADDRESS,[1]=0xA8},

[10] = {[0] = IN_CH_EN_ADDRESS,[1]=0xC0},

[11] = {[0] = ASIOUT_CHEN_ADDRESS,[1]=0xC0},

[12] = {[0] = PWR_CFG_ADDRESS,[1]=0x60}

};

BCLK会有一个512MHz的时钟输出。

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

#define REGnum_NeedInit 13

const u8 Reg_inti_Table[REGnum_NeedInit][2] = {

[0] = {[0] = SLEEP_CFG_ADDRESS,[1]=0x81},

[1] = {[0] = ASI_CFG0_ADDRESS,[1]=0xB0},

[2] = {[0] = ASI_CH1_ADDRESS,[1]=0x00},

[3] = {[0] = ASI_CH2_ADDRESS,[1]=0x20},

[4] = {[0] = GPIO_CFG0,[1]=0xA0},

[5] = {[0] = MST_CFG0,[1]=0x80},

[6] = {[0] = MST_CFG1,[1]=0x04},

[7] = {[0] = CH1_CFG0_ADDRESS,[1]=0xA8},

[8] = {[0] = CH1_CFG1_ADDRESS,[1]=0x00},

[9] = {[0] = CH2_CFG0_ADDRESS,[1]=0xA8},

[10] = {[0] = IN_CH_EN_ADDRESS,[1]=0xC0},

[11] = {[0] = ASIOUT_CHEN_ADDRESS,[1]=0xC0},

[12] = {[0] = PWR_CFG_ADDRESS,[1]=0x60}

};

BCLK会有一个512MHz的时钟输出。

0 Vivian Gao 1 个月前回复 yi ouyang

TI__Mastermind 43760 points

BCLK是512KHz吧

线会不会太长了产生了干扰

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

是512K，我之前写的有误。我又在另外一块板子上测试了还是会出现同样的现象，应该是配置有问题，但我不知道在哪配置错了。

0 Vivian Gao 1 个月前回复 yi ouyang

TI__Mastermind 43760 points

您再把您最新的原理图，配置和测试波形一并发给我们看一下。

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

模拟信号输入端都是直接接地的，目前就只对TLV320ADC5120进行了这些配置

0 Vivian Gao 1 个月前回复 yi ouyang

TI__Mastermind 43760 points

你的时钟看起来是对的。您的代码指定了单端输入，而原理图显示了差分连接。我还在VREF上看到一个网络名称，请确保此引脚上没有负载，因为它只是一个内部引用。
你重建了数据，但看起来不正确吗？这是所有输入端子都连接到GND吗？我建议使用1kHz正弦波来测试输入。

0 yi ouyang 1 个月前回复 Vivian Gao

Prodigy 10 points

输入啥波形输出结果都是一样的，不知道是哪里有问题

0 Vivian Gao 1 个月前回复 yi ouyang

TI__Mastermind 43760 points

是否进行了我建议的代码更改？你能确认VREF没有用作电压源吗？
数据输出是什么样子的？你能发送一个 a scope shot 和 register dump吗?

0 Vivian Gao 1 个月前回复 Vivian Gao

TI__Mastermind 43760 points

没有后续回复，本贴关闭。