ADC3664EVM: 用SPI配置DDC的时候，FCLK遇到的问题

感谢您对TI产品的关注！
已经收到了您的案例，调查需要些时间，感谢您的耐心等待

您好，

     请问DDC是怎么配置的？

     请参考ADC3664EVM User's Guide  “4.2.1”和“4.3.1”章节的配置示例。

您好！我按照ADC3664EVM User's Guide “4.2.1”和“4.3.1”章节的配置示例在软件界面如图，resolution mode ddc这几项无法配置（如图1，图中这几栏为灰色，无法选择），另外我之前是用写入寄存器地址的方式配置的adc与ddc，配置的值按照adc3664的手册的样例（如图二），其中把1wire的模式改为2wire 14bit的模式，FCLK占空比配置为50%，（其他的保持和样例一致），但是出来后FCLK波形异常，我使用采样率给的10M（这是为了方便示波器观测波形，所以降低了sample clock的频率）。ad板时钟输入信号，sample clock输入为10M、DCLKIN为35M（sample clock的3.5倍）的时钟输入。