数据转换器

数据转换器论坛

状态 TI Thinks Resolved
回复 5 回复
答案 2 答案
订户 16 订户
视图 182 视图
用户 0 会员在此处

选项

选项

相关

ADS131E08: 菊花链时序问题

Phinney xiong

Prodigy 80 points

Part Number: ADS131E08

你好，ADS131E08的datasheet里面的这两张图，Figure2中，DAISY_IN波形相对于DOUT往后延迟了半个SCLK周期，Figure56图中的DAISY_IN0 相对于DOUT没有往后延迟，想问下造成这两张图DOUT和DAISY_IN时序差异的原因是什么？Figure2图DAISY_IN波形相对于DOUT往后延迟了半个SCLK周期是因为在DOUT和DAISY_IN之间增加了延迟电路么？

16 天前

0 Eirwen 16 天前

TI__Mastermind 43305 points

已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

0 Eirwen 13 天前回复 Eirwen

TI__Mastermind 43305 points

Figure2是 Daisy-ChainInterface的Timing，为了标出时序画出了每个timing的延时。

DAISY_IN和DOUT相对于CLKS的timing具体参数，可以参考数据表的7.6 TimingRequirements和7.7 SwitchingCharacteristics，里面有图中对应的要求或特性。

0 Phinney xiong 13 天前

Prodigy 80 points

Hi，感谢您的答复，可能之前没有表述清楚，我想了解的是两张图红框这里有差异的原因？即为什么DAISY_IN波形相对于DOUT往后延迟了半个SCLK周期的原因？谢谢~...

0 Phinney xiong 13 天前回复 Eirwen

Prodigy 80 points

Hi，感谢您的回复。之前我可能没有表述清楚，我想了解的是Figure2中红框内DAISY_IN波形相对于DOUT往后延迟了半个SCLK周期的原因？谢谢~

0 Eirwen 3 天前回复 Phinney xiong

TI__Mastermind 43305 points

DAISY_IN和DOUT分别相对于SCLK的第三个上升沿有tDISCK2ST和tDOST的Timing时间要求/特性，分别是10ns min和 17/21ns max，不是半个SCLK周期，这个图只是为了标出时序画出了每个timing的延时。