This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS58C48: Problems about ADS58C48 with FPGA DDR LVDS

Part Number: ADS58C48

之前发过帖子,因原帖已被关闭,现在想继续咨询一些问题。

原帖CASE :CS0799527


目前已经可以与ADS58C48正常通信,在设置ADC四通道输出模式为outputs toggle pattern.也就是输出为10101010101 and 01010101010.
从FPGA端能够看到在A10,A8,A6,A4上,数据波形符合所设置输出的模式。但在A2,A0两根LVDS线上,并不是这样的数据模式。
具体见图。

还请帮忙分析一下原因
x 出现错误。请重试或与管理员联系。