This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
之前发过帖子,因原帖已被关闭,现在想继续咨询一些问题。
原帖CASE :CS0799527
目前已经可以与ADS58C48正常通信,在设置ADC四通道输出模式为outputs toggle pattern.也就是输出为10101010101 and 01010101010.
从FPGA端能够看到在A10,A8,A6,A4上,数据波形符合所设置输出的模式。但在A2,A0两根LVDS线上,并不是这样的数据模式。
具体见图。
还请帮忙分析一下原因
ADC的输入时钟是什么信号?频率是多少?幅值是多少?输出时钟正确吗?
有没有可能是硬件问题,换一块板子测试现象还是这样吗?
CM电压是多少?是0.95V吗
好的。
FPGA输出时钟通常具有高抖动性,您前面描述说“ADC外围设计在其他项目中能够正常工作(与本项目的区别是更换了FPGA”,您能仔细对比下两FPGA输出的时钟性能吗?看下此FPGA输出的时钟性能是否较其他项目中的差一些?
我将您的这个问题反馈给了美国的工程师,他找到了一块ADS58C48 EVM。需要先用TSW1400 EVM启动EVM并检查功能,然后再验证pattern mode。有进展后我会向您更新。