This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Original question:
ADC3663: 输入信号类型
ADC3663的LVDS差分输出与xilinx的ZYNQ-7000的LVDS输入的电平匹配问题
ADC3663的供电是1.8V，ADC3663的LVDS输出给到ZYNQ-7000的BANK12，BANK12的供电是2.5V的
下图是ZYNQ-7000的LVDS接口电平要求
下图是ADC3663的LVDS接口电平要求
目前的设计是串联电阻，串联电阻对Layout有些不友好
所以想请教一下当ADC3663的LVDS输出给到ZYNQ-7000的LVDS接收这两者之间可以直连吗？
您好，
关于您的问题，我是这样理解的，LVDS本身是可以直连的，只不过一般对于高速信号，考虑到信号完整性，会有个阻抗匹配的考虑。
一般是用匹配电阻和PCB走线的阻抗控制来实现。
考虑到这个ADC的clk速度并不是很快， 直接连接应该是可以的。
datasheet中给的PCB layout的例子，也没有加匹配电阻，只是对走线给出了要求，比如差分走线，等长要求等。
希望我的回答对您有帮助，谢谢
