LMZM23601EVM: 输出波形问题

图为LMZ34002仿真波形，问题中忘记放了

请分享原理图和工作条件、如 Vin [min、typ、max]以及 Vout 和 Iout。 另外、您提到 LMZ34002的波形进行比较、也请附上它们。 您能不能为图2的波形贴上标签吗？

你好，问题已更新。LMZ34002只进行了仿真对比，为相同的输入输出条件，仿真波形可见上面的回复：红色线为12V_IN，灰色线为N7V5输出

你好，经实验，放置二极管的方法确实有效，麻烦确认下放置位置是否如下原理图位置所示：

下图为放置二极管后的输出波形（Vout=N7V5）

但是这样来，二极管左侧和右侧实际的电平并不相等，是否会有其他影响？

而且电容C84的连接是设计参考下图Power Desiger的设计，在此设计中也没加上此二极管；

按这个原理，将C84连接到PCB地，也是可以消除此波形的，这个实验也验证过了；

下图为将C84连接到PCB地的原理图

有关电容C84，我的理解是芯片的输入到芯片地的滤波电容，加二极管会隔离芯片输入地和输出地，而将C84连接到PCB地会导致芯片的输入到芯片地没有滤波电容，感觉两种方案都会有一定影响。

以上两种方法都属于能够消除负压拉正的情况，哪种更合适呢？

您好！

1) 您的负载是否在启动期间连接到您的系统？

2)如果是、负载(连接到输出端)可以承受多大的正电压？

3)钳位二极管(D1)在前一个电路中将该瞬时正电压钳位到接近400mV (正向压降)。 该二极管两端的最大反向偏置为 Vout (~7.5V)。 但是、应用中使用的肖特基二极管的 VRRM 为100V、这一数值非常高。 我建议在 VRRM~ Vout 的情况下使用肖特基二极管。 这种情况下、二极管的正向压降和寄生电压将较小、这可能会降低输出节点处的瞬时正电压。

4)对于 C84、建议使用最小值为10uF 的旁路电容器(请参阅 LMZM23601的反相应用) 

5)关于 D2、您的理解是正确的。 D2两端的电压降可能会影响 FB 引脚电压。 如果您有任何其他问题、请告诉我。

Hi,

1)目前仅使用EVM以解决拉正情况，不连接负载

2)负载能承受的最大正电压取决于所选的功放管型号，不同的功放管是不一样的，之前在电路连接验证使用如下图规格的功放，400mV在承受范围内，但还想继续减小此值

3）目前我们这边没有太小VRRM的二极管，使用了一个VRRM=45V，VFM max=0.47V二极管进行验证，从波形上看是有减小，但效果不算很大，后续我找VRRM 10V/20V的再进行验证

当前原理图修改如下图：

SS10100FL：

SS5U45:

4）这个电容是否还能使用更小的值，在使用4.7uF时这个拉正电压可以控制在100mV以内和使用1uF时在50mV以内

这个C84如果不按应用手册连，而是像下图连接到PCB地可能会有什么影响吗