您好：
我们在使用LSF0102时，按照典型参考设计来，VREFA=2.5V、VREFB和EN连接在一起通过200K上拉到3V3，对地接0.1UF电容，然后A1/A2端信号上拉到3V3，B1/B2端信号上拉到3V3，在A侧使用FPGA的3V3bank给5M方波，在B侧测试输出波形不是正常的方波，波形在2V之后逐渐变缓慢，将电路修改成以下电路之后，电路能够正常工作，输出和输入一样，请帮忙解释第一个故障原因以及第二个电路使用的风险；
您好：
我们在使用LSF0102时，按照典型参考设计来，VREFA=2.5V、VREFB和EN连接在一起通过200K上拉到3V3，对地接0.1UF电容，然后A1/A2端信号上拉到3V3，B1/B2端信号上拉到3V3，在A侧使用FPGA的3V3bank给5M方波，在B侧测试输出波形不是正常的方波，波形在2V之后逐渐变缓慢，将电路修改成以下电路之后，电路能够正常工作，输出和输入一样，请帮忙解释第一个故障原因以及第二个电路使用的风险；
您好，
VREFA=2.5V、VREFB和EN连接在一起通过200K上拉到3V3，对地接0.1UF电容，然后A1/A2端信号上拉到3V3，B1/B2端信号上拉到3V3，在A侧使用FPGA的3V3bank给5M方波
请重新确认一下：VREFA为2.5V（即VCCA=2.5V)，那么就应该在A侧输入2.5V的5M方波。
如果A侧是3.3V的信号，就应该VCCA=VREFA=3.3V.
同时需满足VCCA + 0.8 ≦ VCCB
EN和VREFB分开，均连接到5V或者3V3
不可以。
看您都外部加了上拉，这个信号是open-drain吗？（数据手册Figure 8-1. Typical Application Circuit for Open-Drain Translation (MDIO Shown as an Example)）
