• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 答案 1 答案
  • 名订阅用户 13 名订阅用户
  • 次查看 2313 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TRF3765时钟锁相环杂波问题

Guo XiaoFeng
Prodigy 20 points
Other Parts Discussed in Thread: TRF3765
设计中使用TRF3765芯片作为PLL，电路板设计参考TRF3765评估板，基本上和评估板完全一样。设计： SPI配置和读取正确，配置芯片锁定在1GHz时钟上。结果：频谱仪上看1GHz时钟锁定，单在两边每隔2.5MHz都有一个频率，比1GHz幅度小个15dB左右，其中俭相频率设定的就是2.5MHz，锁定指示一直显示为低。现在就是不知如何能消除鉴相频率。请帮助解答，谢谢。