CDCE62002的REF_IN

1..输入的差分信号微单载波形式的信号，可作为芯片REF_IN的输入吗？

A:   可以，如果输入信号为单端信号，REF_IN 可以通过1Kohm电阻下拉到地。

2. 输入信号满足差分输入范围，但是不是严格的LVDS,LVPECL,LVCMOS信号，可行吗？

A: 差分输入只要满足Differental Input amplitude, (VIN+ – VIN–)为0.1V~1.3V的范围即可，不一定是严格的LVDS，LVPECL。

谢谢！

问题：

1.由于不同的电平标准之间需要一定的端接，满足输入范围信号能够直接接入，还需要设计端接电阻吗？

2.在上图的寄存器参数设置中，需要定义input的标准，如果不是严格的得LVDS，这2bit该怎么选择？

3.图中差分输入范围（VIN+—VIN-）表示的是单臂信号线上电平的摆幅VOD吗，即下图中400mV所示？差分后的摆幅（P-N）VPP=2VOD的关系对吗？

A: 是的，以LVDS为例，Vod即为400mV，Vpp=2Vod=800mV.

1.由于不同的电平标准之间需要一定的端接，满足输入范围信号能够直接接入，还需要设计端接电阻吗？

A: 由于CDCE62002输入内部没有端接，所以需要设计端接电阻，比如LVDS输入时，需要端接100ohm电阻。

2.在上图的寄存器参数设置中，需要定义input的标准，如果不是严格的得LVDS，这2bit该怎么选择？

A: 目前你的输入是个什么样的信号？ 

这是我单载波转差分的电路

1.满足差分输入范围的话，这种正弦波作为输入可行吗？

A:我认为只要满足差分输入范围即可。　

２.　因为10M单载波功率可调，所以可以调整输入信��的摆幅（Vmax-Vmin），如果不作调整，这2bit怎么定义？

Ａ，看了下，这两个bit设置是为了设置内部偏置Vbb电压的，像你这种情况，可以设置为00，或者是TERMSEL=1，也就是说，这两个bit无论怎么设置，内部输入buffer部分的终端电阻disable。  因为之前没遇到过你这种情况，最好先实验验证下。

非常感谢，现在就是给FPGA设计一个200M时钟（LVPECL,LVDS）；

1.CDCE62002是WEBENCH给出的方案之一，对于这种正弦波信号，通常TI时钟的处理采用什么样的芯片？

CDCE62002，CDCM6208都可以。

您好

1.REF_IN差分输入有共模和摆幅的要求（如上），这个共模的范围也认可内部VBB进行的设置是吗？因为DEMO上用交流耦合接入信号，并且没有设置外部共模

demo上的参考输入应该是直接满足输入端的共模输入电压要求的，所以直接交流耦合，不需要外部偏置。

1.即使外部参考输入有合适的共模电平，但是通过AC耦合电容之后，不是将直流偏置给虑除了？

2.我的意思是，DEMO中的参考设计通过设置片上VBB来控制VCM的范围？