您好，
我们最近在使用TIOS102芯片做测试。
在测试中，我们发现，当VCC有电源时（如24V），EN信号为低电平时，OUT引脚浮空状态时，输出OUT会有一个高电平电压（如8V-9V）。
特别地，对于PNP型输出，在系统刚上电时，在没有要求输出时，系统会出现误诊断的情况。
在系统掉电时，控制信号变为低电平之后，OUT引脚也会出现一个尖峰脉冲，幅值可能在5V左右。
请问这种情况是否正常？有什么办法可以解决？谢谢。
在此情况下，你没有指定IN引脚的值，但TIOS102具有集成的弱上拉和下拉电流，主要用作OUT引脚禁用时负载中任何剩余电荷或电流的放电漏极路径（EN=low）。电流的极性将取决于IN引脚的值。
TIO112具有类似的功能，可以像TIOS102一样用于数字输出模式，但它没有这种内部上拉或下拉电流，因为它还支持通过CQ（OUT）引脚的IO-Link通信。
