您好，

已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

您好，

      您是否正在使用芯片的其他通道？

      对于未使用的通道，输入不能浮动。

所有为使用的通道我都接到了GND。详情请见图片。谢谢

您好，

      接下来要检查的是电压电平的上升/下降时间。如果太慢，则可能会出现大电流。

       [FAQ] How does a slow or floating input affect a CMOS device? - Logic forum - Logic - TI E2E support forums

您好，电压电平的上升/下降时间。我在仿真中都用的是10ns。其中每个周期是20ms。详情请见第一个图。我有改变过这个上升和下降时间，都会产生冲击电流。所以我觉得这个是逻辑芯片开关瞬间导致的冲击电流。请问有什么手段解决吗？比如外加什么可以吸收这个能量？

您好，

      请参考截图信息，电流仍在我们的规格范围内。这应该不是问题。

您好，我问题的重点是如何消除冲击电流。减少SN74LVC07A开关LED时，冲击电流的值。这个冲击电流在控制全部的14个LED时，冲击电流太大。我仿真中只展示了控制1个LED，电流就有25mA左右。当我要控制7个LED时，这个电流会达到100mA! 请看这个仿真中绿色的线。正常工作时电流的有效值是100mA,每个开断时，最大的冲击电流都要100mA了。我认为这不合理！就算这个冲击电流不会造成SN74LVC07A的损坏。但是这个冲击电流会造成我这个线路上的控制芯片收到过流的信号。导致我触发过流保护。所以我想要消除这个冲击电流。有什么消除冲击电流的方法吗？

您好，

      请问是在电路板上进行测试以观察电流尖峰，还是仅在仿真中测试？

      我问这个问题的原因是，虽然设备会有一些电流消耗，但鉴于它是一个spice模型，该模型可能无法准确反映电流消耗。

您好，

在电路板上进行测试就有尖峰电流，每次切换的时候，我们主芯片就会产生过流的信息。所以才进行的仿真。通过仿真定位到是这个元器件的开关导致了这个尖峰电流。

您好，不会是别的位置。因为这个不是全新设计，唯一动的设计变更就是这块。

详见以下：

我们整个设计是LED板和主板。我给你看的是LED板的回路图，用的是SN74LVC07A控制LED的通断。

我提到的电流进入我的主芯片，是因为这些LED的通断是我的主板给的高低信号。主板的主芯片是MSP430F5308。Icc，是main board给LED board供电电压5V上的电流。

我们这个设计这次只追加了这些LED。以前是没有单独的LED板，LED是直接和我们mainboard上的主芯片MSP430F5308的GPIO口连接的。没有用SN74LVC07A控制。这次为了结构更好看所以把这块分开了。然后考虑到分开了，才用了SN74LVC07A控制LED的通断，期望抗干扰能力会好一点。所以您说的其他组件过流的问题，不会存在。因为其它设计都没有变更。

以下是主芯片出来驱动LED的回路：

所以，我想强调问题的重点是SN74LVC07A每次开通关断会有一个冲击电流，我怎么可以在回路里面抑制这个冲击电流。

您好，

     这两部分似乎都存在一些困惑。

     

您正在测量的是我们设备的 Icc。如下所述，它是进入我们设备的电流。
为什么进入我们设备的电流 （SN74LVC07A） 会影响电路的其他部分？

此外，这些电流尖峰应在纳秒范围内。它不应该引起任何问题，因为这是任何开关设备的正常行为。

见下图。