[参考译文] ***

OSC 中的信号 MOSI 异常。

它应该是逻辑信号、而不是模拟信号。

您可以在所有 SPI 引脚悬空的情况下测试 SPI 吗？ 并尝试捕获信号。

TRM 中 POCI 的 Q 状态处于 CS 低电平、但没有 CLK、POCI 将处于 Q 状态。

这是不可能的、因为 TLIN14313内部有一个硬接线弱上拉。

但不能有所作为。

数据表显示、MOSI 将被强制为低电平(通过 MCU)。 这意味着 SBC 上的弱上拉电阻不应该有任何区别、对吧？

POCI 仅由 SBC 控制、根本不连接上拉电阻器。

我认为这是正常现象、由于 SBC 有240k 上拉电阻、因此信号更加合理。

我先查看 TRM。

回到这里。

Unknown 说：

POCI (MISO)应该未定义(Q 状态)、且在空闲时 PICO (MOSI)将强制为低电平。

没错。

Unknown 说：

MOSI 相对于2.8V 是浮动的(与未定义的类似)、MISO 被强制为低电平。

MISO 是蓝色、MOSI 是红色？

这是异常的。

由于 MOSI 是主/控制器输出、因此 MSPM0将向 SPI 总线输出 A 非悬空信号。

我认为您标记的 TLIN 的上拉电阻器(引脚6)会产生影响。

您能不能想象当您断开 M0和 TLIN、尝试监测 SPI 信号时会发生什么？

以下 是从侧没有上拉电阻器时、在一次通信期间 MOSI 的波形正常：

以下是当从侧有上拉电阻(2.2k)时、在一次通信期间 MOSI 的波形异常。  

比较分析揭示了一种独特的充电过程。 如果从侧有一个上拉电阻器(240k)、则充电过程将更低、这与您观察到的现象一致。

数据表指出、POCI (MOSI)在空闲时被强制为低电平。

另外、在您的图片中、信号也会变为高电平。

数据表是否错误？

图1是正常值。

在图2中、这是异常、有一个上拉电阻连接到 POCI。

下图说明文本如下：

Below is abnormal the waveform of MOSI during one communication when the slave side has a pull-up resistor(2.2k). 

Comparative analysis reveals a distinct charging process. If the slave side has a pull-up resistor(240k), there will have a more lower charging process, which aligns with the phenomenon you're observing.

Unknown 说：

数据表指出、POCI (MOSI)在空闲时将被强制为低电平。

任何页码或数据表链接？

 SLAU847D 的第1247页。 参考手册。

当然、我指的是 Pico (MOSI)。

请更新到 E 版本、我没有 d 版本。

我得到了您的职位、TRM 中的 P1306、  

• The transmit data line PICO is forced low

Unknown 说：

数据表指出、POCI (MOSI)在空闲时被强制为低电平。

另外、在您的图片中、信号也会变为高电平。

数据表是否错误？

[/报价]

测试结果似乎正确。

TRM 和测试结果之间存在一些差距、需要在内部确认。

和上拉电阻会影响 POCI 空闲状态。