寄存器0x39h 指示 PLL 是否锁定、以及 PLL 是否过速率。
我能否知道或计算当前的 PLL 频率?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 Axel、
PLL 输出频率的值不能直接计算、而是 根据 DSP 和采样率的函数在内部自动计算。
BCLK/SCLK 被用作主基准时钟、并且采样频率检测器测量电流采样率。 这样、它会设置内部寄存器、以自动计算 DAC 和 DSP 所需的 PLL 速率。 由于时钟误差或时钟变化、PLL 可能会过速率(SCLK/LRCLK)。
希望这对您有所帮助!
此致、
Prithvi
您好、Prithvi、
我没有计划使用哪种 SR 和 FS、我的目的很简单、我只想重现 TAS5825M 上的 PLL 过率情况、以证明该检测功能正常工作。
正如我之前所说的、我选择 PSIA 作为输入接口、输入信号由 AP (音频精度)生成。
为了使输入 BCLK 尽可能高、我将 SR 设置为216kHz、将 FS 设置为256。
此时、AP 输出其最高频率55.296MHz。
但是、150MHz 仍然很远。
我想问、是否有任何方法可以帮助我重现 TAS5825M 上的 PLL 过率情况。
此致、
轴
您好 Axel、
我们无法在 TAS5825M 上重现 PLL 过速率情况、因为该误差是为了区分 PLL 和 SCLK 之间的混叠问题、因为最大采样频率值会将时钟限制在150MHz 以下。
我们的工艺流程无法始终如一地重复这种混叠。
如前所述、该器件的额定采样率不超过192k、时钟频率不超过64fs、因此不建议出于 PLL 测试目的超过此限制。
希望这澄清 了您的问题。
此致、
Prithvi