[参考译文] ADC6140EVM-PDK：ADC6140EVM-PDK

Paolo、

感谢您的反馈。 我对如何提高 DRE 的性能感兴趣。 遗憾的是、当前版本的 PurePathConsole (PPC)仅允许控制 DRE 阈值和增益。 但是、您可以通过单击 PPC 窗口中间底部的 I2C 监控器按钮来手动写入 DRE 寄存器。 这将打开一个窗口、您可以使用以下命令手动写入任何寄存器：

尊敬的 Pedro：

请尽可能保持此主题活动。 不幸的是，由于我工作的国家目前的健康状况，我无法通过改变更多的参数来进行你们建议的更多试验。 我不知道我将在下一个未来能够做什么。

关于这一点、我可以告诉您：

"我还想了解凝胶尖峰的可闻伪影。 您能否上传一个生成问题的示例波形以及用于 DRE 的参数。"

我无法上传示例、因为它是机密和专有信息。 我们只能通过 NDA 进行进一步的交流、并通过私下继续这一对话。 请告诉我您对此有何看法。 我们当然有兴趣让 TI 尽可能做好工作、我们很乐意提供帮助。

同时、我可以让您使用由两个正弦相加的音频信号执行测试：一个在1kHz、另一个在4Hz 之间。 对拍频效果执行操作时、包络将非常缓慢地振荡、PGA 的切换将定期触发。 您将听到极端的干扰、尤其是当您将信号标准化至接近-54dB 阈值的 rms 时。

您能给我一个关于后一个实验的反馈吗？  

谢谢！

此致、

Paolo Castiglione

Paolo、

我将向您发送一封私人邮件、您可以在其中分享您认为可以分享的任何信息。 DRE 算法动态更改系统增益以提高低音量。 超过阈值后、它将提升增益、直到达到最大增益。 如果信号高于阈值、则会停止增益提升。 该增益同时通过数字方式消除、以消除 PGA 升压并增大系统的整体动态范围。  绘制 DRE 进入 ADC 的响应图、其中 HDB (n)是 DRE 进入 ADC 的输入、ydB (n)是输出、其如下所示：

对模拟中的低电平信号进行升压可使 ADC 的输入保持明显高于本底噪声、从而防止 ADC 性能成为限制因素。 一旦超过阈值、信号就不会升压。 如果阈值设置得太高、并且信号经常超过该阈值、则 DRE 将不断释放和攻击。 通过配置 DRE 参数、选择较低的阈值、增加迟滞或更改释放和攻击常量、可以最大程度地减少伪影。 请注意、DRE 需要一些时间来响应变化的信号、因为它估算了信号的 RMS 能量并决定了如何操作。 我们通常将攻击速率设置为快速、以防止 ADC 因增益过大而削波、并使释放速度大幅降低、约为10倍。 如果信号经常超过此阈值、我首先建议增加迟滞和去抖。

在测试中、我应该使用什么正弦波的振幅、这两种情况的振幅是相同的？ 我对号角、血小板和血小板进行了一些测试、没有发现任何可闻伪影。 但是、我的阈值要低得多、大约为70dB。

此致、
佩德罗

尊敬的 Pedro：

是的、我们可以继续私下共享文件和有关我们的应用程序的更多详细信息。 我相信您有我的电子邮件地址。

对于窦，两个都应具有相同的强度才能获得击打效果。 这个人工测试正好显示当超过阈值时会发生什么、并且由于这种声音的高音调性、这些伪影根本不会被屏蔽。 根据我的经验、钟尖也会发生这种情况、它是一个非常有声的信号。 更谐波和更丰富的信号可能会从 fifact 方面很好地掩盖伪迹。

是的、我希望在我能够访问我们的实验时使用这些参数。 目前，我真的不能在这方面取得进展。

感谢您的宝贵时间。

此致、

Paolo