• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 205 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3100：BCLK 设置

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: TLV320ADC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/903168/tlv320adc3100-bclk-settings

器件型号：TLV320ADC3100

大家好、

我正在尝试了解如何设置 TLV320ADC3100的 BCLK、我的理解是在从模式下、主机应向 ADC 提供 BCLK、该 BCLK 应为2 *采样频率*字长(多少位)。

当 I2S 字长为16位且采样频率为44.1kHz 时、BCLK 应为1.4112MHz、而在数据表的示例中、BCLK 为2.8224MHz (16位字长)、如何理解？

谢谢

乔治

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    乔治  

    在 EVM 上、ADC3100器件以从模式运行、TAS1020B USB 音频处理器设置 BCLK 频率。  在该处理器上、Fs = 44.1kHz 时、BCLK 频率硬设置为2.8224MHz。  这是为了适应从器件的32位数据字长度。  因此、当 ADC3100配置为16位数据时、 它将传输16位数据、并且将有16位填充数据。  

    这有道理吗？

    -Steve Wilson

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Steve、

    感谢您的回复，您的意思是 BCLK 频率可以设置为高于 2*sample frequency *字长，对于冗余位，我们只是忽略了它们吗？

    此外、您能否帮助查看 ADC 时钟的以下配置、它能否正常工作？ 如果时钟配置不正确、会发生什么情况？  

    谢谢、

    乔治

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    乔治  

    是的，BCLK 频率不必恰好是 FS*2*数据字长度。  BCLK 必须至少为该频率、但可以有 Pad 位。  

    对于 EVM、 该器件支持16-32位的数据字长度。 我们希望确保用户可以使用32位字长、而不需要重写 USBMODEVM 主板固件。  

    假设您未使用 PLL 且器件为 ASI 从器件、您的设置对我来说似乎可以正常进行。

    如果您的时钟设置错误、 您可能会以多种形式获得不良数据、 从错误数据速率到跳过/重复样本或只是不相干噪声等任何内容。

    此致、

    -Steve Wilson

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Steve！