[参考译文] TLV320DAC3203：MCLK 要求和未使用的块/引脚建议

admin

Other Parts Discussed in Thread: TLV320DAC3203, TLV320DAC3203EVM-K

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/787614/tlv320dac3203-mclk-requirements-and-unused-blocks-pins-recommendations

器件型号：TLV320DAC3203

您好！

我计划将此组件用作简单的单声道 I2S 至模拟转换器。配置将通过 I2C 接口完成。需要杂音抑制。

现在、我的应用提供8MHz 的 MCLK、音频采样率(WCLK)为15625Hz。这里的问题是这个512比率是否会造成问题、因为在示例设置"快速启动"中、分频器设置为256、并且建议将 DOSR 设置为128。此外、我认为无需使用 PLL、对吧？

考虑到该组件的所有特性、此应用相当简单、因此对于器件的其余未使用引脚(尤其是输入)和块、建议采取什么措施？我们的想法是尽量减少此处的组件数量。

如果这个问题看起来很简单、我很抱歉、但我们的发展时间很紧、这是一个相当复杂的部分。

非常感谢您的支持。

此致、

拉斐尔

6 年多前

0 admin 6 年多前

TI__Guru**** 2468570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rafael、

在此音频转换器系列中、我们通常建议将所有未使用的数字 I/O 引脚(I2S、GPIO、MFPx)和模拟输出(MICBIAS、HPx)悬空。对于未使用的模拟输入(INL、INR)、我们建议将其连接到模拟接地的电容器(大约0.1uF)。

关于您的应用时钟、您是否要从 MCLK 生成 BCLK？如果 WCLK 和 BCLK 由 MCLK = 8MHz 生成、则没有问题。支持这些速率、但您需要配置 PLL。

您是否可以在获得寄存器设置后共享它们？这只是为了确保所有 PLL 规则都得到遵守、并且时钟方案不会出现问题。

此致、
Luis Fernando Rodríguez S.

0 admin 6 年多前

TI__Guru**** 2468570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Luis、

非常感谢您的快速响应、并对我在跟进过程中的延迟表示歉意。

我很感谢针对器件上未使用引脚的建议、并将在我的设计中遵循这些建议。

关于器件配置、我不清楚为什么需要配置 PLL。如果我的 MCLK 为8MHz、为什么我不能仅设置 NDAC = 1和 MDAC = 4、假设 DOSR 将保持在128？我的目标是16位字实现500kHz 的 BCLK。很抱歉、但我可能忘记了提及 TLV320DAC3203将用作 I2S 从器件。

我正在读取应用参考、并对 I2S 操作感到困惑。第2.6.3节规定："在 I2S 模式下、左通道的 MSB 在该位的第二个上升沿有效
时钟的下降沿之后的时钟"。为什么忽略第一个位？如果我想使用16位字、这是否意味着我需要向器件发送17位？

我对这些问题感到抱歉、但是、尽管这个组件非常有趣且用途广泛、但同时由于有很多可能性、并且需要检查数百个寄存器才能使一切正常、因此使用起来非常复杂。

再次感谢你的帮助。

此致、

拉斐尔

0 admin 6 年多前

TI__Guru**** 2468570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rafael、

感谢您的回答。

如果您要将器件配置为从模式(BCLK 和 WCLK 作为输入)、则无需使用内部 PLL。您提到的系数值是正确的、它们将生成15.625KHz 的采样率。

关于 I2S 模式的问题、这是 I2S 线路的正常运行。所有具有 I2S 协议的器件都会发送数据、如第2.6.3节所示。在 WCLK 下降沿之后的 BCLK 的第二个上升沿对 MSB 进行采样。

如果您的系统无法以这种方式发送数据、或者您有其他类型的协议、我建议您执行以下操作：

－您可以查看此设备中其它支持的协议。左对齐模式与 I2S 类似、但它在 WCLK 下降/上升沿之后的 BCLK 的第一个上升沿对数据进行采样。
－您可以在传输的数据中配置偏移量。该偏移将允许在某些 BCLK 脉冲之后/之前发送/接收数据。如果系统配置为16位、则器件将在偏移后读取16位。

如果您需要额外的测试、我还建议查看我们的 TLV320DAC3203EVM-K 这是我们的评估模块之一、可测试 TLV320DAC3203的所有特性。如果您需要进行测量并与系统进行比较、这也会很有用。

如果您有其他问题或意见、请告诉我。

此致、
Luis Fernando Rodríguez S.

0 admin 6 年多前

TI__Guru**** 2468570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Luis、
感谢您的澄清。我用我用来将 I2S 数据发送到 DAC 的控制器进行了双次检查、它也跳过了第一个 BLCK 脉冲。很抱歉、我以前没有注意到这一点。
我已经有一个用于此器件的 EVM、并计划尽快测试我们在该器件上讨论的这些配置。如果我有其他问题或疑问、我会与您联系。
再次感谢您的支持。
此致、
拉斐尔

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320DAC3203：MCLK 要求和未使用的块/引脚建议