This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3203:TLV320DAC3203启动!!

Guru**** 2482105 points
Other Parts Discussed in Thread: TLV320DAC3203

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/844727/tlv320dac3203-tlv320dac3203-bring-up

器件型号:TLV320DAC3203

在当前项目中、我们将 TLV320DAC3203编解码器连接到应用处理器、以实现48kHz 音频输出。

请查看以下有关我们接口的详细信息、
  1. PFA 接口详细信息、我们使用 SPI 初始化编解码器、其中 AP 在 SPI 模式0 (不能更改)上运行、而在 SPI 模式1上运行。 我们已经测试了 SPI 写入和读取、看起来 SPI 接口正常工作。
  2. 我们将 I2S clk 用作 BCLK、将 BCLK 用作 PLL_CLK、并将 PLL_CLK 用作 CODE_CLK
  3. 我们正在尝试以 AB 类模式运行(是否需要使用 D 类?)
  4. PFA 在我们的用例中使用的 DAC 原理图。
  5. 尝试将 I2S 输入(I2S CLK = 1.536MHz、I2S 帧= 48kHz)馈送到编解码器、并通过连接到编解码器的耳机实现输出。
观察到的行为
  1. 正在通过 I2S 将数据馈送到编解码器、但无法通过耳机输出。 PFA 用于编解码器初始化的代码片段、如果我缺少任何内容、请告诉我。
  2. 在初始化期间、观察耳机左右声道上的闪烁声音、看起来 HPL 和 HPR 已通电。
  3. 尝试同样的蜂鸣器以及 PFA 代码片段、观察到耳机没有输出。
注:在编解码器初始化后调用哔声发生器代码片段。 如果我错了、请告诉我。

请提供您对它的看法。 如果我错了、请纠正我的问题、如果我遗漏了任何东西、请告诉我。

期待您的输入。

请尽快回复。
--

谢谢、此致

Ajith

e2e.ti.com/.../code_5F00_snippet.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ajith、

    欢迎使用 E2E、感谢您关注我们的产品!

    您可以共享您的电路原理图吗? 同时、我将介绍您的寄存器配置。

    谢谢你。

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ajith、

    看一下您的寄存器配置、我注意到您的内部 LDO 未启用。 您是否使用外部电源为 AVDD 供电?

    此外、有必要将 PLL 系数配置为具有80MHz - 132MHz 范围内的 PLL_CLK。 使用电流值、您将得到一个 PLL_CLK = 12.288MHz。

    我建议使用以下值:

    P = 1
    R = 1
    J = 56
    D = 0
    NDAC = 7
    MDAC = 2
    DOSR = 128

    请告诉我这是否可行、如果您有其他问题或意见。 我们很乐意为您提供帮助。

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Luis、

    非常感谢您的回复和建议、我们将尝试同样的操作、并尽早回复您的结果。

    请您在平均时间内查看所附 DAC 的原理图、并分享您对该原理图的看法。

    谢谢、此致、

    Ajith

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Luis、

    根据您的建议、修改了 PLL 时钟配置、仍然没有通过耳机观察到输出。

    观察结果:
    在"第1页/寄存器2:LDO 控制寄存器- 0x01 / 0x02"中、复位值应为0x08、但 在软件复位后立即观察到0x0E (即    偏移校正完成+在 AVDD LDO 检测到过流 + 模拟块禁用)。 这是否会导致任何问题? PFA
     
    PFA 已更新代码片段。
     
    期待您的意见。
     
    谢谢、此致、
    Ajith
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ajith、

    很抱歉耽误我的回答。

    我注意到您发送的两个脚本中都没有启用 LDO 电源。 您能否尝试启用 AVDD LDO (第1页、寄存器2)。 位 D0)、对吧?

    关于您提到的过流标志、您是否在输出端使用了负载? 我的意思是、您将哪个耳机负载用于此测试?

    您可以尝试测量输出电平吗? 耳机输出上电后、您应该会得到共模电压。

    如果您对此有其他看法、请告诉我。

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Luis!

    根据您建议的"AVDD LDO"更改、通过耳机输出!!

    非常感谢您的回复!!!

    将在未来几天发布进一步的结果。

    再次感谢!!

    此致、

    Ajith

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ajith、

    很高兴听到这个消息。 如果您对此有其他问题或意见、请告知我们。

    我们很乐意为您提供帮助。

    此致、
    Luis Fernando Rodríguez S.