This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3101:单端与差分噪声水平

Guru**** 1989765 points
Other Parts Discussed in Thread: TLV320ADC3101, DRV134, DRV135
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1285406/tlv320adc3101-single-ended-vs-differential-noise-level

器件型号:TLV320ADC3101
主题中讨论的其他器件: DRV134DRV135

我们以前 一直使用 TLV320ADC3101来监测差分信号。 我们现在需要器件来监测单端信号。

我们在输入设置为差分和单端的情况下测量了噪声水平(即输入引脚悬空)。

我们相信我们已正确设置"音频输入路径"、可在端口上注入信号。

在比较噪声级别与频率之间的关系时、我们可以看到以下情况:

从数据表中寄存器52的脚注中我们预计单端的噪声水平要高6dB。 (是这样吗?)

然而、在单端情况下、在较低频率看到的"肩"对于我们的应用来说是一个非常严重的问题。

Question:

1.在单端操作中、噪声水平是否预计会在频带下端快速升高?

2.您是否可以建议采取任何缓解措施来降低频谱下端的噪声?

3.我们是否必须使用不同的 ADC 才能获得更好的单端性能?建议是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul、

    当我们的团队开始调查您的问题时、您能否帮我确认橙色图是否存在差异? 标签这么说、但您的问题与此不符。

    谢谢。
    J·麦克弗森

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    道歉!
    图例是错误的:橙色是单端的、蓝色是差分的。
    抱歉。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想澄清一下:

    1.您提到要在输入悬空的情况下进行噪声测试。 当您将输入悬空时、它们甚至可以从周围拾取50Hz 的电源噪声。 差速器系统可能在很大程度上抵消了两个引脚上拾取的50Hz。 另一方面、单端输入不应执行任何消除。

    为什么要在输入悬空的情况下进行噪声测试? 噪声测量通常需要接地端的输入。

    2.您刚才提到了寄存器52的脚注。 我似乎没有找到这个. 您能给我发一张您看到的内容的快照吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应!
    关于脚注-我指的是这一个(应该更确切地称为表94)。

    我有点担心由于这些引脚上的直流偏置使输入对地短路(如果偏置也会导致噪声)。
    我想我可以使用一个接地电容器来测量它(电容值大约为200 pF、以便低通截止频率恰好高于所需的频率?)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我建议在输入引脚和接地之间放置2.2u 电容器。 当您检查输出噪声时、这将确保所有输入都是交流接地

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    200p 电容器支持50Hz 嗡嗡声进入放大器输入

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Sanjay
    我们将尝试使用2.2uF 和220 pF 、以尝试 识别噪声是来自 ADC 内部(如果仍然是来自2.2uF 的 ADC)还是来自驱动引脚的东西(移除2.2uF、 仍然在那里220pF)...安静地希望220pF 也消失...  我将在我们获得这些结果后立即报告。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    祝您在测试中一切顺利。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我发现的-有点反直觉!

    我快速看了一下时域数据,看到了这种"稳定",与我期望的分流电容/输入电阻组合的时间常数:

    我还在运行了几分钟后进行了重新测量(以使其更好地稳定下来。)  衰减要小一个数量级、但频谱结果完全相同。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在该测试中、您是否在两个引脚上都放置了电容器?

    您可以使用数据表中给出的 I2C 设置(第80、81页)

    是的,它看起来您可以在打开输入的情况下测量较低的噪声。 这有点奇怪。 您是否在使用自己的电路板?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们将 IN1L (P)和 IN1R (M)设置为两个 ADC 的单端输入。  
    两个输入端都具有并联电容器。 两者的结果看起来是相同的。
    这是在我们自己的板上(这些结果以及共享的原始差分数据)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否使用上述页面上 th 数据表中提供的 I2C 设置?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们的设置非常相似、但以下例外:
    *由于我们的参考时钟的频率,我们必须使用 PLL

    *我们在结束时为 NADC 加电(传统的同步目的)

    *使用 LJF、字长为32b

    *我们没有使用 MICBIAS

    *已启用抖动控制

    *作为调查的一部分,我们已经讨论了 ADC 增益

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在性能更好的差分连接中使用哪些引脚?

    您是否还可以向我发送电路原理图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们最初使用以下差分对:
    * IN2R (P)+ IN3R (M)
    IN2L(P)+IN2L(M)

    我们将通过连接到以下各项的测试点来研究单端选项:
    * IN1L (P)
    * IN1R(M)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在选择 IN1L (P)时、您是否启用此位。 请注意、必须禁用所有其他引脚选择、因为它们用作加法器。

    接地电容器需要直接放置在引脚8和引脚11上。 尝试较大的值、例如47u 作为测试。

    我注意到、您在差分线路上使用了到 ADC 的12nf 耦合电容器。 您能告诉我您想要使用此 ADC 进行数字化的信号类型吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们其实只是启用了相关的位、而其他位却保持关闭状态。
    对于差分情况、相关信号具有2 kΩ 差分源阻抗、主要介于~1.6kHz 和~20kHz 之间。

    对于单端应用、我们希望 降低 频谱的下限、因此我们预计使用47nF 耦合电容器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul、

    桑贾伊在本周剩余时间内不在办公室、如果我们无法在之前达成解决方案、那么他将继续这一主题。

    d/s 不是器件在单端与差分配置中的噪声性能规格、因此很难验证输入信号的预期噪声响应相对于彼此的关系。 与8.5d/s 中突出显示的规格相比、您是否能够在每种配置中验证您的电路板的动态范围?

    此外、SE 和 Diff 之间的本底噪声变化 可归因于布线、布线长度、耦合电容和周围布线会耦合到输入中从而引入更多噪声。 请参阅以下有关解决布局问题的应用手册:

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您能够在两种配置下对输入进行 FFT 响应、这将非常有用:

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我们现在抓住了评估套件以便在另一个 PCB 上进行比较。
    I 短接输入(即通过 PCB 上的电容对器件发生交流短路)

    我们似乎看到了两种设置之间的相同差异。

    您会推荐在低端具有更好的单端性能的 ADC、还是可以使用的单端到差分放大器?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul、

    遗憾的是、如果 SE 的 EVM 性能不令人满意、那么我建议在使用相同器件的情况下切换到差分模式。

    我们可以使用的单端到差动放大器?

    我只能与音频器件对话、因此在我们的音频线路驱动器产品系列中、DRV134和 DRV135似乎适合您的应用。 还有 可能 更多种类的放大器可以为其他产品组提供帮助。 我建议也向通用运算放大器组提出一个问题。

    是否有 ADC 可供您推荐在低端提供更好的单端性能

    目标绩效是多少?  此外、该器件是唯一具有集成 miniDSP 的 ADC、因此具体建议取决于您是否使用该器件的处理功能。

    此致、