https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1313360/pcm5102a-dac-output
器件型号：PCM5102A您好！
我们将在4线 I2S 模式下针对非音频频率使用 PCM5102A。 所有时钟(SCK、LRCK、BCK)和 DIN 均从 FPGA 生成并馈送到 DAC。
我们也尝试将此电路用于常见的音频频率。 但对于32KHz 的频率、DAC 输出也不会出现。 随附了原理图、供您参考。 请查看并告诉我您的评论。 我列出了我们测试电路时的以下观察结果。 VNEG 电压为0V、这是什么原因？ 这会影响 DAC 输出吗？
1. LDO 电压为1.92V
2. VNEG 电压观察为0V。
3. CAPP 和 CAPM 上无法观察到电压。
4. I2S 图符合图14数据表中的预期。 已连接快照。
此致、
水烟五世 
您好、Sujisha：
显然、负电荷泵不工作、这将导致 DAC 不工作。 为了使电荷泵正常工作，它需要正确的时钟以及正确的飞跨电容和输入。
因此、为了找出此问题的根本原因、请尝试 确保以下各项的电容器正确(和极性正确)
CAPM、CAPP 、 CPGND CPVDD 和 VNEG。 请参阅 图5。 更改了用户指南以供参考的 PCM510xEVM-U 原理图
验证这些之后、列表上唯一可能包含的内容是 CLKS、因为我们无法访问内部 CLKS、因此我们必须确保即使对于标称 CLKS 也存在该问题。
这意味着我们必须尝试使用音频采样频率、如48K、无论您使用的位深是多少。 此器件接受16、24、和32位音频数据
假设您要发送32位数据、 那么 bck 将是2x32x48KHz。
SCK 应该是 LRCLK 的倍数，您可以尝试64x48KHz、128x48KHz 或256xfs ，但最高可达 SCLK 的50 MHz。 (请参阅 表2. PCM510xA 音频数据格式、位深度和时钟速率)
请 牢记这些步骤、确认操作、并告诉我您能找到什么。
此致、
阿拉什
尊敬的 Arash：
*我们在 VNEG(2.2uF 陶瓷)、CAPP,CAPM(2.2uF 陶瓷)和 CPVDD(1uF,10uF 陶瓷)上验证了电容。 根据 EVM 原理图、所有这些电源轨都配备了正确的电容器、电路板上看不到电容器损坏。
*我们尝试使用32位的32KHz 音频。 以下频率是 从 FPGA 生成的。
SCK= 128Fs = 4.096MHz
BCK = 64fs = 2.048MHz
LRCK = 32KHz (LRCK 分频器= 128)
在探测时、所有这些频率都是正确的、并且时序也是正确的。 附加了图像以供参考。 在图中、
黄色- LRCK、 粉色- BCK、蓝色-数据输入
请告诉我您对这些观察结果的看法。
此致、
水烟五世 
