大家好！
在我们调整在 LINE1LP 引脚中接收的麦克风信号的电平(在单端模式下)并通过 LEFT_LOP 输出的情况下、我们使用 TLV320AIC3106。
我们最近意识到 LEFT_LOP 输出的信号饱和略低于2.7V Vpk-pk。 在查看数据表后，我们检测到以前没有注意到的设置：" 模拟输出共模调整"。 浏览数据表后 、我们最终发现" 页0/寄存器40：高功率输出级控制寄存器 "之后、我们将位 D7-D6从00修改为10、因为我们 IC 使用3V3为 IOVDD/DRVDD 供电、并使用1V8为 DVDD 供电。
我们再次检查了 LEFT_LOP 输出电压饱和电平... 遗憾的是、没有变化、输出仍在略低于2.7V Vpk-pk 时达到饱和、因此我们似乎缺少一些东西。
现在、我们有以下问题：
对于我们可能会犯什么错误、您有什么指导吗？ 请勿使输入信号约为2.3V (Vpk-pk)并且未达到饱和。
提前感谢您的参与！
此致、
您好！
您可以在数据表的第10.3.3.3.6节中阅读此输出共模的更多信息、并该表提供基于电源的建议设置。
对于 LO 或 HP、单端的最大输出摆幅为0.707Vrms 或2Vpp、如数据表中所示。 2.7Vpp 超过了此值、因此它将发生削波。
2.否，见上文第1段。
3.见上文。 对于单端、差分的输出电平仅为2Vpp、而对于差分、则为4Vpp。
此致。
尊敬的 Pdjuandi：
非常感谢您的答复。
在论坛上提问之前、我已经阅读了您提到的部分。 问题是、我无法100%确定是否理解其中包含的信息：
不可以、典型值与改变 CM 相同。使用1.35V 是因为它涵盖了2.7V-3.6V 的电源电压范围、对于1.8V CM、建议仅使用3.6V AVDD。
有关"不同的 CM "选项、请参阅突出显示部分、所有 CM 的输出电平仍然是典型值。
输出电压为0.707Vrms 单端、因此如果您 直接将 LINE1L 输入连接到 LO、最大输入电平与线路输出 SE 电平相同、因此它不会发生削波、DAC 输入也是如此。 请参阅表、了解 ADC 和 DAC 的相应输入(0dBFS = 0.707Vrms)。
我认为您错误地将寄存器配置为从 LINE1LP 到 LEFT_LOP 的模拟旁路模式。
您只需要为该路径注册86和108。
您无需为模拟旁路路径设置寄存器40中的 CM、它 将基于 AVDD 电源。
希望此帮助。
