[参考译文] TLV320AIC3104：如何在 FPGA 上配置该音频编解码器器件

Pravin、您好！

TX 和 RX 是否也具有单独的 DIN/DOUT 引脚对？

此致、
Jeff McPherson

尊敬的 Jeff：

有。 I2S RX 具有 DIN、I2S TX 具有 DOUT 引脚。

尊敬的 Jeff：

感谢您的答复！

我们正致力于 Vivado FPGA 设计、而不是硬件端。 但我们不确定如何短接 FPGA 侧的这些 MCLK、SCLK 和 LRCLK。  

是否有任何想法可将 FPGA 上的这些时钟短接？ 或参考设计  

Pravin、您好！

这位于 FPGA 内部？ 您正在 Vivado 中进行连接？ 您能解释一下您的硬件选项是什么吗？

谢谢！

Jeff McPherson

尊敬的 Jeff：

是的、我们使用的是带有定制电路板的 Zynq UltraScale+ MPSoC 处理器。 我们在 Vivado 中使用 Xilinx I2S 发送器和接收器 IP 内核进行连接。 下图说明了硬件运行。

Pravin、您好！

好的。 无论硬件(MPSoC 引脚)还是软件(Vivado)如何、您都应该能够将 MCLK、BLCK 和 LRCLK 短接在一起、并将短路连接到编解码器的相应引脚。 DOUT 和 DIN 当然会保持独立。

此致、
Jeff McPherson