工具与软件：
我们在 FPGA 端将 I2S RX 和 TX 使用 IP 来与该音频编解码器控制器进行通信。 I2S TX 和 RX 具有单独的 MCLK、SCLK 和 LRCLK 信号、但音频编解码器控制器 TX 和 RX 都只有一个 MCLK、SCLK 和 LRCLK。
因此、我们不确定如何建立这些连接。 请帮助解决此问题。
尊敬的 Jeff：
是的、我们使用的是带有定制电路板的 Zynq UltraScale+ MPSoC 处理器。 我们在 Vivado 中使用 Xilinx I2S 发送器和接收器 IP 内核进行连接。 下图说明了硬件运行。
