请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TMS320F28386D 工具/软件：
您好：
我一直在使用 TMS320F28386D 器件、但有一些问题我在公开可用的不同文档中找不到。
- TRM 详细说明、MSGRAM X 到 Y 和 Y 到 X 是两个不同的存储器。 这些存储器是否是可以并行访问而不受干扰的两个不同存储块？
- 对于所有 SRAM 和存储器、它们是否包含行缓冲区或任何其他能够生成多核干扰的优化机制？
- 总线 Matrix2中将产生干扰。 仲裁规则规定、CM 的优先级高于其他主器件(UDMA 和 EthDMA)。 但是、未说明 UDMA 和 EthDMA 之间的仲裁。
- CM_RAM_TESTERROR_LOG 是什么(中断)？
- 我们可以肯定地说、在系统执行期间不会触发保留的中断吗？
- 在当前已知的文档中未引用 CIPC、这是一个中断(请参阅 TRM 的表3-4)、但我们不知道它来自哪里。 您是否对此有更多的信息？
- TRM 关于 SDFM 中断不明确。 它在 SDFM 部分(28.1)中指出、只存在 SDy_ERR 和 SDyFTLx_DRINT、但 CLA/CPU 的中断列表并不显示相同的情况。
- I2CA 似乎有两条中断线路 INT1.9和 INT8.1。 是否应该是 I2CA 和 I2CB？
- MPOST 中断未定义、似乎只有 CPU1连接到 MPOST 功能。 它到底是什么？
- CANA_IFx 在表11-1中重复出现。 是否应为 CANB？
谢谢、
Alexy
