[参考译文] TMS320F28P650DH：有关 F28P65x CLB CLK 的问题

尊敬的 Champs：

我还有一些问题、 谢谢！

1.在什么情况下应将 CLB CLK 设置为同步模式？在什么情况下应将其设置为异步模式？  

2.我们目前使用 EPWM 作为 CLB 的输入。 我们是否可以在使用 100MHz CLB 时钟时保持 200MHz 的 EPWM 时钟？ 或者、是否建议在 100MHz 处保持 PWM 时钟和 CLB 时钟的一致性？

此致、

Julia

尊敬的 Julia：

回复您的原始帖子：

1.这些位字段被错误地从 F28P65x TRM 中隐藏。 您是否可以使用 SysCtl_setCLBClk driverlib 函数根据需要配置这些位。

2.数据表中应列出 CLB 寄存器和逻辑块时钟的最大时钟、如果您找不到它、请告诉我。

3.如果选择了同步时钟、CLB 逻辑块和寄存器时钟将与 EPWM 时钟同步。

在回应你的第二个帖子:

1.除非特别需要使用不同的时钟频率、否则 CLB 时钟应始终设置为同步模式（例如，如果使用 CLB 模拟通信外设、则将 CLB 与通信外设时钟同步）

2.我认为最大 CLB 时钟为 150Mhz、因此您将无法使用 200MHz 的 EPWMCLK 并在同步模式下运行 CLB。 相反、您需要为 CLB 使用异步时钟、或者如果您的 CLB 配置可以接受、则两者都使用 100Mhz 时钟。

谢谢您、

Luke

您好 Luke、

感谢您的答复！

[quote userid=“529193" url="“ url="~“~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1548805/tms320f28p650dh-question-about-f28p65x-clb-clk/5965072 数据表中应列出 CLB 寄存器和逻辑块时钟的最大时钟、如果您无法找到它、请告诉我。

我尝试在数据表中查找它、但实际上没有找到它。 您能和我分享一下吗？ 谢谢！

此致、

Julia

尊敬的 Julia：

我很抱歉,因为专家是 OOO,请期待下星期他们回来的时候得到答复  

谢谢您、

Aj Favela.