[参考译文] TMS320F28P550SJ：PWM CTR =零中断触发时间抖动

Joe、

请参阅以下 e2e 帖子、解释 您的 场景：  了解 C2000 中断延迟 

通常、对于内部中断、有 14 个周期延迟、外部延迟为 16 个周期。 约为 100ns、仅用于中断。 之后、使用 API 写入 GPIO 将增加该时间。 最小延迟可能会大幅增加、具体取决于 CPU 的当前状态和其他系统因素：  

• 禁用中断 (INTM)：  C2000 在进入 ISR 时自动禁用进一步的中断。 如果在主代码中也手动禁用中断、任何传入的中断都将延迟、直到重新启用中断。
• 多周期指令：  CPU 必须先完成任何当前执行的指令、包括多周期指令、然后才能处理中断。  RPT （重复）循环之类的指令根本不能中断。
• 存储器等待状态：  如果从较慢的等待状态存储器（如闪存或外部存储器）访问代码或堆栈、则延迟会增加、因为在存储器访问完成之前 CPU 无法处理中断。
• 低效代码：  长而低效的主循环可能会延迟中断。  asm(" IDLE"); 在 CPU 没有其他事项时使用 IDLE 指令是确保其处于一致的中断就绪状态的一种方法。
• 中断优先级：  C2000 有一个外设中断扩展 (PIE) 模块、可优先处理中断。 如果正在处理较高优先级的中断、则会延迟较低优先级的中断。
• ISR 复杂度：  硬件延迟仅考虑到达 ISR 第一条指令所需的时间。 总响应时间包括保存和恢复寄存器所需的任何指令以及执行 ISR 的时间。
• 外部引脚鉴定：  对于外部中断、施加到输入引脚的任何去抖或鉴定逻辑都将增加额外的延迟

此致、

Sumit