[参考译文] TMS320F28P650DK：如果我计划使用 AUXPLL 为 CLB 提供 100M 时钟、应如何配置它？

您好 Lin、

TRM 将向系统控制和 CLB 部分中的寄存器提供相关信息。

在任何 (CLB) 示例（即 CLB_EX14_multi_tile）中 、我们都可以 通过 ClockTree 工具+ Generated device.c / device.h / clocktree.h 文件查看时钟配置。 要查看器件文件、需要启用器件支持模块。 有关 ClockTree 工具的更多信息、请参阅 C2000 SysConfig：ClockTree 工具视频。

此致、

Aishwarya

LIN、

有一些更新、请更新到 C2000WARE 6.00。 就不同的分频器而言、这不是问题、因为它们都是有效值。  

根据 我共享的屏幕截图、AUXRAWCLK  是 CLB 的默认输入源、它是 AUXPLL 系统的输出。 device.c 中有生成的代码、您可以复制到应用中。 例如：  

SysCtl_setCLBClkDivider(SYSCTL_CLBCLKOUT_DIV_2,SYSCTL_CLBTCLKOUT_DIV_1);

有关更多详细信息、请参阅 driverlib 文件。 但是、我仍然建议至少使用 SysConfig 进行时钟配置。

此致、

Aishwarya