This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
客户将为采用QFP174封装的F2.8377万D Delfino开发8层PCB。
他将为GND和3.3V使用单独的印刷电路板层。
通过研究DS,我们发现大约20个VDDIO引脚需要单独的专用电容器!
这是因为PCB放置约束。
问:如果VDDIO引脚与GNB或3,3V层之间的连接短于外罩,且IC每侧都有100nF的连接盖,是否需要避免使用这些盖?
欢迎使用任何旨在减少模拟组件数量的设计提示!
您好,Adam:
问题在于主板空间,我们会尽量减少组件。
将相邻的Vdd引脚与一个通用电容器捆绑是否足够:
例如,3个Vdd引脚,每个引脚带有0.1uF,每个引脚与一个0.33uF捆绑?