您好！
我对 ADC 模块转换结束(EOC)后到 ADC 中断实际执行所经历的时间有疑问。 如 数据表中所述、"如果 ADCCTL1寄存器中的 INTPULSEPOS 位置位、t INT 将与锁存到结果寄存器中的转换结果重合"。 我已经根据数据表计算了采样保持时间和 A/D 转换时间。 但是、当我测量从 SOC 到执行 ADC 中断第一行的时间时、会有一段时间下落不明。 我详细阐述了以下问题：
ADCA 模块被配置为转换一个引脚。 采集窗口设置为75ns (t_SH)。 ADC 时钟以50MHz 的频率运行。 系统时钟以200MHz 运行。 根据数据表、t_EOC 时间将为10.3 ADCCLK 周期。 这会使 t_EOC 达到206ns。 因此、t_SH + t_EOC = 281ns。
EPWM1模块配置为 ADC SOC。 SOC 发生在 CTRU = CMPA 时。 动作限定器配置为将通道设置为 CTR =零、并在 CTRU = CMPA 时清除通道。 在示波器上监控 ePWM 通道。
GPIO 引脚(GPIO93)在 ADC 中断例程的第一行被置位、并在例程结束时被清零。 该引脚在示波器上受到监控。
ePWM 通道清零与 GPIO93集之间的时间差测量值为410ns。 测量 GPIO 引脚上的 SET 指令所需的时间约为25ns。 因此、未计算的时间为(410 - 25 - 281) ns = 104ns。 即使我考虑多使用几个周期来锁存 ADC 结果、仍然有很多时间无法计算。
如果在实施或测量中出现错误、请更正我的错误。 如果我能获得一些参考文档 来解释 多余的时间、那将会有所帮助。
如果需要任何其他信息、请告知我。
谢谢你。
Somenath、
感谢您在这里的耐心等待。 我已经确认表中列出的时序是正确的、因此从采样结束到转换完成的41个 CPU 周期。 此时、较晚的 ADCINT 也将触发、这将有助于抵消我们之前讨论过的 ISR 周期/流水线清除。
这也意味着我还有3个 CPU 周期未加说明、或15ns。
因此、我们测得的值为395ns、而预期值为355ns、或者40ns/5ns = 8个 CPU 周期丢失。
我想尝试使用 Code Composer 周期计数来测量此值、以便将其与范围进行比较。 为此、我们还需要将 ADC 触发器从 PWM 更改为仅使用 SW 中的 ADCSOCFRC 位。 我们可以在该指令设置一个 BP、在 ADC ISR 的第一条指令设置另一个 BP、并观察我们得到的周期计数。 然后、我们可以在 GPIO 切换等之后移动 BP、然后与 o 示波器进行比较。
我已经设置了屏幕上限的 CCS、以展示如何实现这一点。 完成此操作后、您应该会在 CCS 窗口的右下角看到一个小时钟。 一旦您按下 BP、您可以双击时钟进行重置。 这将从 C28x CPU 的角度提供周期计数、并且我们可以减少知道 CPU 时钟的时间。
我只想尽可能消除可变性、然后我们可以向后添加更多代码(PWM 触发器等)、并确保我们得到正确的计数以及它与 o 范围的关系。
最棒的
Matthew
Matthew、
我确实观察了两个断点的反汇编。 我正在为两个瞬间附加反汇编窗口的快照。
在进入 ADC ISR 和 ISR 内的第一行代码之间、我观察到17条指令。 但是、我无法理解这些指令的用途。
至于代码放置、我要在链接器文件中附加负责 RAM 分配的代码部分。 如果我弄错了、请原谅我、但我收集您的信息是为了查看代码组件在存储器中的存储位置。
希望这对您有所帮助。
谢谢、
Somenath。
Matthew、
感谢您深入了解上下文保存。 我在 ISR 结束时也会看到它们。 因此、我在这17条指令的开头和末尾放置了 BPS。 但是、在这种情况下、右下角的时钟计数为17。 我想它们都是单周期指令。 我已经连接了一个屏幕盖、将 BPS 放置在拆卸中、并将周期计数放置在底部。
我还通过在 ADCSOCFRC 上放置一个 BP、并 在 while (1)行上放置下一个 BP、测量了 ADCSOCFRC 锁存的周期计数。 这需要4个周期。
总结到目前为止的讨论：
ADCSOCFRC 锁存的4个周期
采样保持时间为15个周期
针对 ADC 转换和 ADC 中断触发的41个周期
获取 ADC ISR 之前的8个周期损失
17个运行环境保存周期
总周期数：85个周期
从 ADCSOCFRC 到 ISR 第一行的测量周期数：93个周期
请告诉我是否遗漏了以前的内容。
我也 很欣赏使用早期中断的建议、我一定会尝试这一点。
谢谢、
Somenath。
