您好、香榭丽舍
客户将其数字电源平台从 NXP 的 DSP 迁移到 F280023 (PFC)和 F280025 (LLC)。
固件几乎已经完成、单元通过了几乎所有 DVT 功能测试、但它们在浪涌测试中遇到了一些问题。
在2.2KV 差分模式浪涌测试期间、初级 DSP 复位。
主板使用的是旧主板和通过浪涌测试的旧 NXP 平台。 控制板经过重新设计、辅助电源位于控制板上。
－他们使用
-4K7上拉至 XRNS 引脚、并使用10nF 旁路电容、将旁路更改为100nF 无帮助。
-每个 VDDIO 引脚的电容为2.2uF。
-每个 VDD 引脚的电容为10uF。
请分享如何调试和解决此类问题。
谢谢
Tamas
考虑到 BOR 设置为3.0V 至2.81V 之间的跳变、可以想象在浪涌测试期间 VDDIO 降至小于3.0V。 如果是、禁用 BOR 听起来有风险。 请在权变措施之前和之后提供有关 VDDIO 轨上干扰程度的示波器图像。 我担心禁用 BOR 可能会掩盖未来可能出现的问题。
您好、Haresh、
客户备注：
检查 F280025的数据表、禁用 BOR 后的最小建议工作范围为2.8V。 如果认为 BOR 功能存在风险、您能否告诉 TI 为用户提供通过 FW 禁用 BOR 功能的选项有何用途？
VDDIO 和 RESET 引脚在禁用 BOR 之前和之后的波形连接在下方、以供您参考。 我认为这是不可相信的、因为他们使用差分探头来捕获波形、它看起来非常嘈杂且不合理。 我将再次要求他们捕获波形。 我认为最好让 EE 与您直接讨论这个问题、他们可能会分享您的布局、以便您提供更多建议。 我建议他们与您联系。
禁用 BOR 前：
禁用 BOR 后：
谢谢、此致
Tamas
Tamas、
正确的是、VDDIO 电源上的 Vmin 为2.8V。
但是、当启用内部 BOR 时、其检测范围与 VDDIO 规格重叠、如下所示：它可以是2.81V 至3.0V 范围内的任意值。 这是检测范围的容差、如果客户希望使用内部 BOR 检测超出阈值电压、则需要使用3.1V (3.0V + 0.1V 保护频带)将其 VDDIO 轨设计为新容差范围内。
如果他们希望继续使用电流电源方案、即在工作规格范围内、但超出 BOR 的容差范围、那么他们可以像他们那样禁用 BOR、但它将不再监控 VDDIO 总线是否发生欠压事件。
最棒的
Matthew
您好、Matthew、
如果它们禁用 BOR 功能、 此时它将不再监控 VDDIO 总线是否存在欠压事件。
根据您的经验、如果 VDDIO 低于容差范围、可能会导致哪些潜在问题？
同时、我还获得了部分原理图、请参阅以下内容：
如果有任何提示/意见、我们将不胜感激。
谢谢、此致、
Tamas
你好。
客户有后续问题。
他们说 、这种情况只在浪涌测试等异常条件下发生、因为瞬时噪声是不可避免的。
在正常运行中、它们可以保证 VDDIO 的电压不会低于3.1V、但是在浪涌测试中、很难准确评估 VDDIO 范围、因为噪声太大、浪涌时间大约为20us、
实际上、滤波电容器非常靠近 DSP 引脚、因为它们以前有类似的问题、并且它们还尝试提高这些电容器的容量、但它们中没有一个成功。
以下是供您参考的 AUX 电路。
除了 VDDIO、是否有可能影响其它引脚？
