This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1018532/tms320f28388d-how-is-clb-tile-clock-different-from-clb-register-clock-on-its-usage-in-clb-module
尊敬的 TI：
想知道 CLB 逻辑块时钟和 CLB 寄存器时钟的确切用途，您能不能更详细地了解它在 CLB 模块内的用途和用途？
谢谢
Abhishek
是的！ 我将很快向您发送确切的用途。
逻辑块时钟仅用于为 CLB 逻辑块内部的逻辑提供时钟(其中是自定义逻辑)、具有速度限制。 例如、对于此器件、如果逻辑块时钟超过150MHz、则不能保证逻辑正确。 如果逻辑块时钟处于100至150MHz 范围内、则必须启用管道模式。 如果逻辑块时钟为100MHz 或更低、则即使没有流水线模式、逻辑块也能正常运行。
逻辑块时钟仅用于逻辑块逻辑。
寄存器时钟是控制实际外设及其器件中寄存器的时钟。 与任何其他外设类似。
NIMA
感谢 Nima 的回复。
如果 单独的寄存器时钟超过150Mhz、只需确认管道模式就不需要启用了吗？
瓷砖时钟！ 逻辑块时钟超过100MHz 您必须启用管道模式。 逻辑块时钟最高可达150MHz！
