[参考译文] TMS320F28384S：SDFM 时序要求。

Luke、

在 F28384D 中、最大 PLLRAWCLK 频率= 400MHz。 这对应于 tc (PLLRAWCLK)= 2.5ns

因此、1 x tc (PLLRAWCLK)+ 5ns = 2.5ns + 5ns = 7.5ns

[引用 userid="114524" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1006672/tms320f28384s-sdfm-timing-requirements "]但在 F2837xS/D 数据表中、SDFM 异步最短设置时间为5ns、这两种器件之间存在这种差异的原因是什么？[/quot]

在 F28384D 器件中、我们在 SDFM 模块中添加了一个新特性"输入鉴定"电路。 这会使相对于 PLLRAWCLK 的 SD-CLK 和 SD 数据同步。 这就是我们有额外 tc (PLLRAWCLK)要求的原因。

[引用 userid="114524" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1006672/tms320f28384s-sdfm-timing-requirements "]另一个问题是我们没有列出 SDFM 3样本窗口模式的时序要求，我们在哪里可以找到这些信息？

在 F28384D 器件中、我们不希望客户在 SDFM 引脚上使用3个样本的二进制代码、并在 SDFM 模块中使用"输入鉴定"电路。 请确保与 PLLRAWCLK 同步 SD-CLK/SD-数据、并确保 SDFM 引脚的 GPIO 异步选项。

此致、

曼诺伊

在 F2838x 器件中、这应该是 SDFM GPIO 引脚配置：

1) 1) SD-Cx 和 SD-Dx 引脚应配置为 GPIO_异 步模式。

2) 2) SDFM 模块内部、您需要确保 SD-CX/SD-Dx 相对于 PLLRAWCLK 同步。 具有以下配置。

SDCTLPARMx.SDDATASHNC=1

SDCTLPARMx.SDCLKSYNC=1  

此致、

曼诺伊