[参考译文] TMS320F28379D：关于 SPI 主控模式

你好、Naoki、

该波形看起来不正确、SPISOMI 应在 SPISTE 引脚变为低电平之后切换、而不是在之前切换。 您能否澄清几点：

1.在您的代码中、SPISTE 引脚配置为 GPIO 还是 SPISTE 引脚？ 一些客户将引脚配置为 GPIO 模式、并使用 CPU 将其设置为低电平或高电平。

2.在电路板上、SPISOMI 引脚上是否有上拉电阻器？

你(们)好  

这是一个有关 SPISIMO 引脚的问题。 SPISIMO 呢？

SPISIMO 的正边沿定时是否可以在/尽管是负边沿之后改变？

我将在下面回答您的问题。

我没有将 GPIO 模式用于 SPISTE。

SPISOMI 引脚上有一个上拉寄存器。  

此致

Naoki

抱歉，我指的是 SPISIMO。

您是否有 SPISIMO 上的上拉电阻？

你(们)好

否、SPISIMO 上没有上拉电阻。

我认为这是一个有点奇怪的波形。

是否有任何设置可改变计时、尽管它变低？

此致

Naoki

SPISIMO 正直接连接到从器件。

BTW、我发现了2种 SPI 波形现象。

1：通信完成后、SPISIMO 信号变为高电平或低电平。 这也很奇怪吗？(请参见下图)

2：当我设置 CLKPOLARITY = 1且时钟相位= 0 (SPI MODE3)时、SPISIMO 在 SPISTE 引脚变为低电平后开始切换时序。

  (请参见下图)

  在 SPI MODE0 (CLKPOLARITY = 0且时钟相位= 1)上似乎发生了这种奇怪的现象

这些现象是否能帮助您了解情况？

尽管可以分配 GPIO、但我可以轻松地进行更改、无论时间如何。

所以我认为这不是一个严重的问题。

如果您无法考虑设置的解决方案、我将结束这篇文章。

此致

Naoki

Naoki、

我仍然不确定这里会发生什么情况。 您的 SPICLK 以及内部 LSPCLK 和 SYSCLK 的频率是多少？

此行为是否会影响系统的功能？ 从器件是否接收到不正确的数据？ 如果不是、我同意您的观点、这不是一个严重的问题。