我的硬件电路需要使用外部 SRAM 和 USB。 这两个功能的引脚重叠。
如下所示,我能像这样设计硬件电路的连接吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我的硬件电路需要使用外部 SRAM 和 USB。 这两个功能的引脚重叠。
如下所示,我能像这样设计硬件电路的连接吗?
user5358342、
不建议在应用中复用 EPI 和 USB 信号。 这两个模块不能共存。 将存在功能争用。
我建议对 USB 功能进行优先级排序并缩小 EPI 范围。 这可以通过选择另一个 USB0PFLT 选项(如 GPIO11)而不是 GPIO57来实现,并将本机 EPI 存储器空间限制为 A[12:0]。 通过多个 CS 空间以及通过对较高的 A[N:13]信号进行基于软件的 GPIO 控制来实现的分页、可以支持额外的存储容量。
Tommy
回复 被叫方:
[引用 user="user5358342]1,我发现另一个问题。 USB_EPEN 引脚与 XD3引脚冲突。 无论是使用 EPI 8位总线还是 EPI 16位总线。
您好!
[引用 user="user5358342"]
2. 您说过、我不建议对 USB_DP 和 DM 信号进行双路布线、因为它们是差分对。
我能否在这两个差分信号之间添加阻抗以解决问题?
[/报价]
我不这么认为。 我建议阅读有关 USB 信号路由指南的应用报告:
[引用 user5358342]USB VBUS 引脚可承受5V 电压。
是的、这实际上是正确的。 我们的大多数其他器件都要求使用电阻器将 VBUS 降至3.3V、但 F28M35是一个例外。
最棒的
Kevin