各位专家：
客户想知道是否需要优化 ADC 采样硬件、例如降低 R741和 R743值、因为在以下情况下会发生异常现象。
如下图所示、当将12V 直流电源同时置于 VBAT_1和 KL_15时、两个具有相同结构和元件的采样电路
1) 1)将 VBAT_AD 和 KL15_AD 引脚与 MCU 连接、一个 ADCResult 为1210、另一个为1224、VBAT_AD 和 KL15_AD 的值对应于相关的 ADCResults 值、但实际的 ADCResults 值与理想结果值1241相比有很大的差距。
2) 2)当与 MCU 断开 VBAT_AD 和 KL15_AD 引脚时、VBAT_AD 和 KL15_AD 电压正确。
3) 3)根据客户的要求，由 ADCResult 计算的 VBAT_1和 KL_15值的误差应限制为0.2V，反映在 ADCResult 误差为21 LSB。
请就此问题提供一些建议、谢谢！
ADC 采样电路
引脚映射 图
－王雷娜
您好、Rayna、
由分压器 R741/R737和串联电阻 R719以及滤波器电容 C641组成的等效源阻抗过高、会导致采样错误、因为电路的计算采样时间过长。 这对于两个电路都是如此。 为了进行说明、让我们采用第一个电路并使用 TRM 第13.3.2节(选择采集窗口持续时间)的指导原则、简化电路、以便我们可以使用该部分中的采样保持时间公式。 下面是原始电路和简化电路：
使用 section13.3.2中的公式、我们得到以下结果：
T =(RS + Ron)*通道+ RS*(CS+CP)
T=(47.84k + 500)* 12.5pF +(47.84k)*(1nF + 9.2pF)= 48.9uS (整个电路的总体等效 RC 时间常数)
k = ln (2n /趋稳误差)–ln ((CS + CP)/CH)；让趋稳误差为0.25LSB
k = ln (4096/0.25)–ln ((1nF+9.2pF)/12.5pF)= 5.313将值稳定在0.25LSB 以内所需的时间常数
求解 SH (采样保持)：
SH = k*T = 48.9uS*5.313 = 260uS
从计算中可以看出、电流电路所需的采样保持时间太长。 典型 SH 时间应小于1uS。 为了达到这一要求、请尝试减小分压器电阻、串联电阻和输入滤波器电容、以降低 SH 要求。 这是一个选项。 如果不能减小电阻和电容值、则需要在将信号馈送到 TMS320F280049器件的 ADC 输入之前缓冲分压器电路。
如果您对此主题还有其他问题、请告诉我。
此致、
Joseph
