This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/802753/tms320f28075-adc-channels-adcina0-adcina1-and-adcinb1-have-a-50-k-pulldown-resistor-to-vssa-what-s-it-for
kΩ 我们在这些引脚上有50k Ω 下拉电阻器？
为这些引脚设计电路时需要注意哪些事项？
您好 Howard、
这是由于 DAC 通道在内部连接到 ADC 通道的传统设计造成的。 因此、不能通过多路复用器开关隔离这些负载。 在为这些引脚设计电路时、特别是当这些引脚用作 ADC 输入时、请确保馈送到这些输入端的电路的源阻抗较低(几十到几百欧姆)、以便信号不会严重衰减。 如果源阻抗不能降低、请考虑在驱动这些通道之前添加缓冲器。
此致、
Joseph
