This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 专家:
请允许我确认以下问题。
现在、客户将在其应用中使用 C28346和 F28375S 器件。 他们正在考虑通过 McBSP 从 F28375S 启动 C28346。 根据引导加载程序功能(sprufn5b.pdf)文档、表7中介绍了该功能的"不同 XCLKIN 值的比特率值"。 他们有一些问题、如下所示。
[问题]
F28375S 是否需要将这些比特率发送到 C28346器件? 或者、F28375S 是否可以使用更高的比特率、因为该值仅是 C28346的发送值?
如果您有任何问题、请告诉我。
此致。
Kaka
您好、Mark。
感谢您的评论。
是的、外部器件(我的客户案例中为 F28375)在启动期间为 C28346提供更快的比特率。
请允许我确认以下简单问题。
[问题]
当 C28346将通过 McBSP 引导时、C28346的 McBSP 是否作为主器件工作?
例如、C28346在引导期间是否会为 F28375提供时钟?
此致。
Kaka
[引用 user="KAK">要汇总您的意见,如果不使用自定义引导加载程序,客户需要对表7中不同 XCLKIN 值的比特率值感到满意。 在下载数据之前、使用客户引导加载程序可以获得更高的比特率。 我的理解是否正确? [/报价]
是的。 如果使用标准引导加载程序、主 McBSP 必须根据表中规定的频率为 C28346提供位时钟。 他们可以编写自定义引导加载程序以增加频率。
[引用 USER="Kaka"]在使用 XCLKIN 至60MHz 时,您是否会在不使用自定义引导加载程序(即使用 ROM 引导加载程序)的情况下告诉我最大位速率?
您可以使用表中提供的值推断频率。 如果您将 XCLKIN 加倍、CLKG 将加倍。 因此、对于60MHz XCLKIN、CLKG 将为3.75MHz。
谢谢、
标记
Mark、您好!
感谢您的评论。
请允许我确认以下问题...
如果客户将20MHz 用于 C28346、则主机 CPUI (在本例中为 F28375)是否必须发送符合表7上速度规格的时钟?
即 SYSCLKOUT=10MHz、LSPCLK=2.5MHz、CLKG=1.25Mhz。
我的理解是否正确?
此致。
Kaka
Mark、您好!
我有更多的问题是我的客户。 请让我确认这一点。
他们认为、如果 F28375S 发送的数据快于 table7、C28346可能会接收/发送数据、因为 McBSP 与 FCYNC 和 MCLK 同步。
因此、他们想知道为什么 F28375S 的输出时钟需要根据 C28346上使用的输入时钟进行调整。
此致。
Kaka
Kaka、
数据表中的 McBSP 时序要求(SPRS516的表6-49) 指出这是不可能的。 McBSP 可以发送或接收的最大时钟速率等于 CLKG 设置。 由于 CLKG 被配置为 LSPCLK/2、所以输入时钟被限制在那个频率。
-Mark