[参考译文] TIDM-1001：为什么 ePWM PRD 设置为(PWM_CLOCK _FREQ)/(2.0*200)以获得200kHz 的输出 PWM？

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/595157/tidm-1001-why-is-the-epwm-prd-set-as-pwm_clock_freq-2-0-200-to-get-a-200khz-output-pwm

在 TIDM-1001两相交错式 LLC powerSUITE 设计 项目中、转换器设计为在200kHz 和350kHz 开关频率之间工作、 如果我正确理解用户手册、则 CPU 时钟频率设置为200MHz、 PWM_CLOCK_FREQ = 100MHz、以输出200kHz PWM、    当计数器设置为递增计数   时、TBPRD 应为100MHz/200kHz-1 =499、或者当计数器设置为递增计数时、TBPRD 应为100MHz/200kHz/2=250。 让我感到困惑的是  主例程中使用的 PWM_Hb_LLC_2PHIL_SR (int16 n、int16 m、int16 period)函数、在此函数中为(* ePWM[n])。TBPRD = PERIODE/2；这行代码将得到周期值除以2再进行一次、 这意味着 PWM_CLOCK_FREQ 值总共被4分频、我认为这将导致400kHz 而不是200kHz PWM、因此在  该项目的 HV2PHILLLC_Base-Settings.h 文件中、周期设置可能为：

#define MAX_PERIOD (PWM_CLOCK_FREQ)/(200)//200kHz 最小钳位
#define MIN_PERIOD (PWM_CLOCK_FREQ)/(350)//300kHz 最大钳位

#define TR (PWM_CLOCK_FREQ)/(250.13)

不是原始设置：

#define MAX_PERIOD (PWM_CLOCK_FREQ)/(2*200)//200kHz 最小钳位
#define MIN_PERIOD (PWM_CLOCK _FREQ)/(2*350)//300kHz 最大钳位

#define TR (PWM_CLOCK_FREQ)/(2*250.13)

对吗？

此致

陶伟