大家好、
这是 ABB India 的 Vigneshwaran。
我是 ABB 的高级布局设计人员。
我们最近为即将推出的项目购买了 TI 评估板("TMDSCNCD28388D")。
我们计划将 TI 设计文件作为参考、并在 设计文件中发现与质量相关的错误。
我已经验证了布局和 Gerber、并在下面列出了结果。(我知道它不在我的工作范围内、对于下一个修订版很有用)
a)悬空过孔：在顶层路由但有过孔的信号。 它将用作存根。
b)引脚分配或布线不正确
c)缺少差分对调优
d)丝网焊盘
请您查看并在下一个修订版中进行更正。 我希望作为评估板、在将其发布到 Gerber 之前、不要进行质量检查。
请忽略这些已在最新文件中更正。
谢谢、此致、
Vigneshwaran.M
8088768710
Vigneshwaran、
我同意过孔残桩
[引用 userid="546853" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1179354/tmdscncd28388d-tmdscncd28388d-design-file-errors "]
这条迹线实际上非常有趣。 在这个领域有很多布局返工要求、因此我确信最初有一条迹线阻挡了明显的路线、而且显然在后续的审查中没有发现这条迹线。
[引用 userid="546853" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1179354/tmdscncd28388d-tmdscncd28388d-design-file-errors "][/quot]
我实际上不会对上述迹线产生问题。 您在这里有什么建议？
[引用 userid="546853" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1179354/tmdscncd28388d-tmdscncd28388d-design-file-errors "][/quot]
同意、避免这种情况将是最佳做法。 如果我还记得、我们通常将急性角规则设置得比这低一点、因此我不相信这一点会在 DRC 中得到报告。 (传闻该迹线未导致此 EVM 产生任何产量损失)
[引用 userid="546853" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1179354/tmdscncd28388d-tmdscncd28388d-design-file-errors "]
我同意这不是完美的、可以改进。 我们所说的寄生差异非常小、延迟差异估计小于~10ps、因此在实践中、我认为这不会产生重大影响。 如果您有不同的意见、我很高兴听到。
[引用 userid="546853" URL"~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1179354/tmdscncd28388d-tmdscncd28388d-design-file-errors "]
我同意这一个很伤心地被下滑了、但它对可制造性没有影响。
我真的很欣赏这篇评论。 如果不详细介绍所有细节、这些问题中的大多数都是由当时的几个已知问题引起的。 这是一个从我的年轻版本上回顾这一经历的好时机。 这为我的导师提供了一个良好的视角。
我已经注意到了这些变化 以及此设计中存在的其他变化、但此电路板很可能永远无法进行设计修改。
此致、
Cody
