This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28069:POR 期间 TMS 引脚的缺省状态

Guru**** 2546020 points
Other Parts Discussed in Thread: TMS320F28069

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/625861/tms320f28069-tms-pin-default-status-during-por

器件型号:TMS320F28069

你(们)好

下面是 TMS320F28069的 TMS/GPIO36引脚的电路

TMS 引脚上的10k Ω 上拉电阻器、我们可以在 Vcc 上升期间看到 TMS 引脚电压波形上的毛刺脉冲。

数据表描述了 TMS 引脚具有内部上拉电路、因此、感谢您在芯片 POR 期间出现低电平状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    您能否与 TMS 和 Vcc 斜坡共享波形。

    Vivek Singh
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、我的错误是、下面是您参考的波形

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    有人回答我的问题吗? 谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    哈迪、

    此设计中是否使用了内部 VREG? 请参阅 数据表中"表4-1信号说明"前面的注释。 我在下面列出了它。 如果是内部 VREG、则这是预期行为。 如果这是不可接受的、请按照注释中的说明进行操作。

    如果上面的注释没有解决这个问题、我看到 TMS 信号的命名约定是"TMS/CS..."  这是否表示在正常运行期间用作 GPIO? 它是否连接到可在 POR 期间将其拉低的外部电路?

    此致、

    标记

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     谢谢