[参考译文] TMS320F28027F：ADC 的开销

弗兰克、

感谢您的回答。 您是 指 ADC 主体的时间。 SPRUGE5F.pdf 第38页提供了相同的数字。

因此、我的观点是一种额外的时间、如下所示：

T1 = ADC 之前的时间： PWM CmpA 启动 SOC 的延迟。

T2 = ADC 之后的时间： ADCINTFLG.ADCINTx 延迟以启动 CPU ISR 用户代码。

您能估计 T2吗？  

根据我的测试、它大约为40CLK。 非常感谢您的建议。

Hideaki、

ADCINTFLG 之后的延迟被设置为 ISR 的第一条指令执行"t2"时所花费的时间至少为14个 SYSCLK 周期。 实际延迟取决于各种因素、如下所示、并在 Wiki 页面中突出显示。

您可以在 wiki 页面中找到相关详细信息、网址为 ：http://processors.wiki.ti.com/index.php/Interrupt_FAQ_for_C2000?keyMatch=interrupt&tisearch=Search-EN 

如果要优化代码并利用该延迟、可以将 ADC 设置为在 S/H 完成后而不是转换后中断。 这将为您节省13个 ADCCLK 周期、因此在 ISR 开始执行第一条指令时、转换已经完成、结果被锁存。