• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 260 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28027F：ADC 的开销

admin
Guru**** 2546020 points
Other Parts Discussed in Thread: LAUNCHXL-F28027F

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/626682/tms320f28027f-overhead-of-adc

器件型号：TMS320F28027F
主题中讨论的其他器件：LAUNCHXL-F28027F

您好！

我将与客户讨论 SW 稳压器的 ADC 计划。

作为测试、我尝试了单个 ADC。 时间是1213nsec。

480nsec 用于 ADC 首次转换、因此剩余733nsec 将是开销。

您能告诉我733nsec 开销是否可以接受？

我为 CCS612添加了结果 XLS 和测试代码。

：基本示例代码= example_F2802xEPwmUpAQ v230
：编译器优化= 3.
：tSTART=(ePWM1.TBCTR=10)，cmpA，pwmB=set，GPIO1=RISE。
：tSTOP =(我的 ADC ISR 条目代码)
：板= LaunchXL-F28027F
：INTOSC1=10MHz、SYSCLKOUT=50MHz、ADCCLK=50MHz (只要从代码中进行研究)

P.S. 我特意忽略了第1个样片问题以查看开销。

/cfs-file/__key/communityserver-discussions-components-files/171/170920e-Test-result-2rls.xlsx

/cfs-file/__key/communityserver-discussions-components-files/171/Example_5F00_F2802xAdcSoc_5F00_v230_5F00_03rls.zip

  • 0
    TI__Guru**** 2546020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hideaki、您好！

    该 ADC 具有13个 ADCCLKS 的固定转换时间和一个可配置的 ACQPS (采样窗口)、在 F28027上最小值为7个 ADCCLKS。 您能否详细介绍开销的含义？
  • 0
    TI__Guru**** 2546020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    弗兰克、

    感谢您的回答。 您是 指 ADC 主体的时间。 SPRUGE5F.pdf 第38页提供了相同的数字。

    因此、我的观点是一种额外的时间、如下所示：

    T1 = ADC 之前的时间： PWM CmpA 启动 SOC 的延迟。

    T2 = ADC 之后的时间： ADCINTFLG.ADCINTx 延迟以启动 CPU ISR 用户代码。

    您能估计 T2吗？  

    根据我的测试、它大约为40CLK。 非常感谢您的建议。

  • 0
    TI__Guru**** 2546020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hideaki、

    ADCINTFLG 之后的延迟被设置为 ISR 的第一条指令执行"t2"时所花费的时间至少为14个 SYSCLK 周期。 实际延迟取决于各种因素、如下所示、并在 Wiki 页面中突出显示。

    File:C28x Isr Latency.jpg

    您可以在 wiki 页面中找到相关详细信息、网址为 ：http://processors.wiki.ti.com/index.php/Interrupt_FAQ_for_C2000?keyMatch=interrupt&tisearch=Search-EN 

    如果要优化代码并利用该延迟、可以将 ADC 设置为在 S/H 完成后而不是转换后中断。 这将为您节省13个 ADCCLK 周期、因此在 ISR 开始执行第一条指令时、转换已经完成、结果被锁存。