This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28335:针对 XRS 引脚的断电排序

Guru**** 2540720 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/624930/tms320f28335-power-down-sequencing-for-the-xrs-pin

器件型号:TMS320F28335

在 SPRS439N 5.9.2中、它讨论了:

 '在 μs 期间、XRS 引脚必须在 VDD 达到1.5V 之前被拉至低电平至少8 μ s。'

问题是、如果应用程序不满足此要求、可能会发生什么情况? 这只是在 XRS 引脚上使用一个带有电容器的上拉电路、就像使用28035一样、它是否会 导致相同的闪存位发生改变?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。


    如果在 VDD 达到1.5V 之前至少8us 未将中的 XRSn 下拉为低电平、则可能不会阻止某些高压线路对某些闪存位进行部分编程。 因此、在这种情况下、违反规范可能会导致闪存位被改变。 为此目的提供电路由电路板设计人员决定、但在许多情况下、这可以通过监控电路实现。

    此致、
    Peter