• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 338 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379D：主控模式下 SPICLK 至 SPISTE 延迟时间、未在数据表中提及

admin
Guru**** 2535420 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/752494/tms320f28379d-spiclk-to-spiste-delay-time-in-master-mode-not-as-mentioned-in-datasheet

器件型号：TMS320F28379D

大家好、

I m 在主模式下使用 SPI 读取外部12位模数转换器。 我使用 PWM 触发 DMA 通道1、向 SPITXBUF 寄存 器写入16位值、并使用 DMA 通道2从 SPIRXBUF 寄存器读回该值。 我接收到的值是可以的、但当我查看信号时、我看到在 CS 激活后、CLK 以1.5 * 1/SPICLK 的延迟开始。 时钟相位为0、SPI 位速率为99、LSPCLK 为50MHz、SPICLK 为500kHz。 根据第157页的数据表、我预计延迟为1us、而不是3us。 是这样吗？ 是否有人知道这种行为的解释？

此致、

Dominic

  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dominic、

    您指的是数据表的哪个版本？
    此链接将始终指向最新版本： www.ti.com/.../tms320f28379d

    我将进一步对此进行研究。

    -Mark
  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、您好！

    我指的是版本 H。新版本是 K。我检查了新版本中的时序、它们没有变化。 但是、根据数据表、我的设置的延迟时间应为2us、而不是我在上一个问题中提到的1us。 因此、与我预期的和我在范围上看到的结果相比、仍然存在1us 的差异。

    此致、

    Dominic

  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dominic、

    我想让大家知道我正在研究这个问题。 我也看到了同样的事情、并将与我们的设计团队一起提出一些想法。 希望我能在星期一之前得到答复。

    -Mark
  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dominic、

    当我们等待设计团队的一些结果时、您能告诉我这是否是您的应用的实际问题吗？ 它只影响第一个字。 这意味着每次传输的损失为3us、而不是每个字。 也就是说、如果您使用 DMA 并传输、比如1024个字、那么对吞吐量的影响要小得多。 如果您发送1024个字、但一次只发送1个字、则每一个字将被罚款3us。

    -Mark
  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、

    执行我的应用程序时序是一个问题、但我可以通过调整生成 DMA 触发 的时间来解决这个问题。 但是、务必要知道、尽管数据表中有其他内容、但该延时时间是否会保持原样。 我认为最好知道发言的理由。

    感谢您的参与。

    Dominic

  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Dominic：
    只是想让你知道我没有忘记你。 我们仍在对此进行研究。 我试图在内部推动关闭。 我希望在本周结束前得到一个可靠的答案。

    -Mark
  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dominic：

    我们已确定正确的行为。

    这些时序将包含在数据表的未来版本中。

    相位0、参数23：TD (SPC) M = 1.5tc (SPC) M–3TC (SYSCLK)–3.
    阶段1、参数23：TD (SPC) M = 2tc (SPC) M–3TC (SYSCLK)–3.

    请记住、随着每次传输的字数增加、此时间的损失会减少、因为它仅影响活动传输的第一个字。

    节日快乐！
    标记

    P.S. 我将在2019年1月2日之前离开办公室。 任何后续答复都应延迟。

  • 0
    TI__Guru**** 2535420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mark、您好！

    感谢您对该主题的调查。 这正是我需要知道的。

    此致、
    Dominic