This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:TI-RTOS
我试图理解为什么我会得到不一致的 ADC 中断。 ADC 由 PWM 时钟触发、然后在转换完成时中断 CPU。 中断以2500Hz 的速率触发、序列中每4或5个中断就会丢失一次(我有一个 GPIO 位为高电平和低电平切换、因此我可以看到它何时不触发)。 我已经排除了其他已知中断、但现在我想知道 TI-RTOS 运行过程中是否有时间能够在短时间内阻止中断。
我不熟悉 TI-RTOS、但我知道当它运行时、它有时会在中断上下文中运行、因此会阻止或至少延迟其他中断。 是否有办法从 TI-RTOS 内部重新启用中断、以便在阻止或切换较长的任务之前中断这些任务? … 或者通过其他方式更一致地触发 ADC 中断?
谢谢、
Aaron
您好、Aaron、
我再看一下您的代码、我怀疑突发模式没有达到您所期望的效果。 每次接收到触发信号时、突发模式都会遍历 BURSTSIZE + 1个连续 SOC。 突发转换的 SOC 由循环指针确定-这意味着它不会每次从 SOC0开始。 由于您执行的是7次突发、总共有16个 SOC、因此您的中断间隔不一致。
我怀疑您应该将所用 SOC 的所有 TRIGSEL 字段配置为同一个源。 它们仍会在单个触发器上逐个转换。 请告诉我、这是否能满足您的期望。
惠特尼