您好！
我正在围绕 TMS320F2808处理器的 I/O 引脚设计防雷电路。 我在输入菜单中找不到这种情况，因此我选择了一个“关闭”。 将在输入连接器引脚上注入的测试波形符合机载标准 RTCA/DO160G 第22节、3级上的波形3/3和4/1。
我的方法是使用外部肖特基钳位来增加内部钳位二极管、如下所示：
我的问题是、该处理器的 GPIO I/O 引脚的内部钳位二极管上的标称正向压降是多少？
我用相对较高的压降肖特基、MBR21011CT 对此进行了仿真、但我猜是这样。
此外、我假设输入钳位电流(±20mA)的最大规格是指流经内部钳位二极管的最大电流。
谢谢、
Larry Richardson
Larry、
无法看到图像、我个人也不熟悉您提到的 RTCA 标准、但我认为这是对引脚的保护、可能会看到系统级 ESD 事件导致引脚电压过高。
钳位二极管的标称电压约为0.7V、但它们可以在低至0.3V 的电压下开始弱导通(会因器件和温度而变化)。 在持续过压条件下、0.3V 电平更是需要考虑的因素、但我们没有针对钳位二极管导通的时间指定限制。
20mA 最大值适用于电路中的所有元件、无论通过 ESD 钳位二极管还是输出缓冲器、都不应超过此值。 使用外部肖特基二极管以及连接 F2808器件的串联电阻器将电流限制在20mA 以下是很好的方法。
您也可以查看 IBIS 模型、您可以在此处找到它们：
此致、
Jason
Jason、
这一答复解决了我的问题。 我已经将50欧姆电阻与 GPIO 引脚串联、但由于下游的上升/下降时间要求、电阻不能高得多。 DO160G 需要在输入引脚上施加300V 持续瞬态电压、这会在内部产生一些非常大的电流。 我在两个相关引脚上具有两个并联的低压降 schottkys、并使用较高压降的二极管对内部钳位进行建模。 我只是想确保内部数据确实比我的外部数据更高。
我附加了 LTSpice 仿真的图像、因为它最初并不是这样。
谢谢、
Larry Richardson
50欧姆之前。
移动后
谢谢。 我正在考虑再加入一对这种大型封装肖特基、PCB 的家伙会杀我。 ;-)
Larry
