香榭丽舍
我们的客户要求我们计算 PWM 占空比的容差。
我遵循此标准来确定容差、请帮助检查。
http://processors.wiki.ti.com/index.php/PLL_Jitter_on_C28x_Devices
使用公式1
- 输入时钟频率= 20MHz +/- 30ppm。
- PLL 输出时钟频率= 120MHz
- SYSCLKOUT=(PLL 输出/2)= 60MHz
这意味着:
输入时钟抖动=> 20MHz、30ppm => 1.5ps
2. [PLL_OUTPUT CLOCK_PERIOD * 0.05 * sqrt (2)]=(1/120MHz)*.05 * sqrt (2)= 589.25ps
PLL 抖动=最大值(1.5ps、589.25ps)= 589.25ps
PWM 分辨率:16.67ns、PWM 最差容差:589.25ps/16.67ns * 100 = 3.53%
我们的估算值是否正确?
韦恩