[参考译文] TMS320F28032：TMS320F28032的异常状态

Benjamin、

这里有很多信息。  您能否澄清以下几点：

• 如果内部零引脚振荡器用于时钟源、我是否正确理解器件不会进入故障模式？
• 外部时钟源是什么？  它是 X1/X2上的晶振/谐振器还是 CLKIN 上的数字振荡器？
• 50A 短路消失后、器件是否恢复正常功能？
• 它们是否能够通过 JTAG 连接到移除50A 的器件？  如果是、PC 是否位于正常位置？  PLLCR、PLLSTS、NMIFLG 和 WDCR 的值是多少？
• 器件能否通过手动 XRSn 复位恢复、或者是否需要完全断电和上电序列？

我怀疑50A 短路会干扰外部时钟输入电路。  您可以尝试以下实验以继续调试：

• 将备用 GPIO 引脚配置为输出静态高电平。  在50A 短路期间、监控 VDDIO、备用 GPIO 和器件输入引脚上的外部时钟。
• 使用外部时钟、将 PLL 配置为旁路模式并且 XCLKOUT=SYSCLK。  在 PLL 旁路模式下、在50A 短路期间器件是否发生故障？  50A 短路期间 XCLKOUT 的外观如何？

Tommy

嗨、Tommy、
。 是的、直到最近才报告时钟源的内部零引脚振荡器出现此问题。
。 X1/X2上的晶振/谐振器。
。 设备发生后无法恢复正常。
。 已经要求客户尝试 JTAG、但由于系统限制、即使在隔离操作下、JTAG 仿真器也已损坏3倍；因此很难通过具有 JTAG 的 F28032；
。 该器件可通过完全断电/开启序列恢复、也可通过手动 XRSn 复位恢复；

在测试期间、客户将 XCLKOUT = SYSCLK 配置为进行测试、但 PLL 未被旁路、并且对于外部晶振输入引脚、无法进行监控、因为使用探针、F28032无法工作。 此外、对于测试、现在正在与客户合作进行进一步测试。

根据您的反馈、您是否对 PLL 会受到外部晶体电路的影响有一些担忧？ 请注意、在测试期间、VDDIO (3.3V)的电压将受到影响、这可能使 F28032进入跛形模式。 对于跛行模式、我的理解是 F28032将保持为跛行模式、但在 XRS 或上电/断电序列上手动复位之前不会复位、这让客户感到困惑、对于 F28032 CPU 状态、将进入哪种模式、您能提供评论吗？

期待您的回复、谢谢。

此致
Benjamin