请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28335 我目前正在使用具有 TMS320F28335的第三方设计。 我正在研究30MHz 时钟信号、发现上升沿和下降沿不像我预期的那么陡峭。
测得的10%至90%上升时间为7.2ns、因此实际上升时间约为6.2ns。 也就是说、时钟信号超出 DSP 规格。 现在、我有几个问题：
问题1： 我没有找到您指定上升时间的明确规格，但我假设您是指10%至90%上升时间。 即、对于3.0V 信号、时间介于0.30V 和2.7V 的电压电平之间。 是这样吗？
Q2： 6.2ns 上升时间是否已经是 DSP 性能的问题、或者您是否有一些安全裕度？ 您的利润有多大？ 我的意思是、我应该永远不会超过的最终上升时间是多少？
(绿色箭头表示我最关心的时钟信号)
